x86 メモリセグメンテーション

Intel x86コンピュータ命令セットアーキテクチャは、 1978 年のオリジナルのIntel 8086以来、メモリセグメンテーションをサポートしています。これにより、プログラムは、以前の 80xx プロセッサの制限である64 KB (65,536バイト)を超えるメモリをアドレス指定できます 。1982 年には、 Intel 80286 で仮想メモリとメモリ保護のサポートが追加されました。元のモードはリアルモードに、新しいバージョンは保護モードに名前が変更されました。2003年に導入されたx86-64アーキテクチャでは、64 ビットモードでのセグメンテーションのサポートが大幅に廃止されました。

リアル モードと保護モードの両方で、システムは 16 ビットのセグメント レジスタを使用して実際のメモリ アドレスを導出します。リアルモードでは、レジスタ CS、DS、SS、および ES は、現在使用されているプログラムコード セグメント(CS)、現在のデータ セグメント(DS)、現在のスタック セグメント(SS)、およびプログラマによって決定された1 つの追加セグメント (ES) を指します。1985 年に導入されたIntel 80386では、ハードウェアによって特定の用途が定義されていない FS と GS という 2 つのセグメント レジスタが追加されました。セグメント レジスタの使用方法は、2 つのモードで異なります。^[1]

セグメントの選択は、通常、実行される関数に応じてプロセッサによってデフォルト設定されます。命令は常にコード セグメントからフェッチされます。スタックのプッシュやポップ、またはスタックを参照するデータ参照はすべて、スタック セグメントを使用します。その他のデータ参照はすべてデータ セグメントを使用します。追加のセグメントは、文字列操作 (MOVS や CMPS など) のデフォルトの宛先です。FS と GS には、ハードウェアによって割り当てられた用途はありません。命令フォーマットでは、必要に応じて、選択した命令のデフォルト セグメントをオーバーライドするために使用できるオプションのセグメント プレフィックスバイトを使用できます。 ^[2]

リアルモードまたはV86 モードでは、セグメントのサイズは 1バイトから最大 65,536 バイト (16 ビット オフセットを使用) の範囲になります。

セグメント レジスタの 16 ビット セグメント セレクタは、セグメント アドレスと呼ばれる線形 20 ビット アドレスの最上位 16 ビットとして解釈されます。残りの最下位 4 ビットはすべてゼロです。セグメント アドレスは、命令内の 16 ビット オフセットに常に追加され、線形アドレスが生成されます。この線形アドレスは、このモードでは物理アドレスと同じです。たとえば、セグメント アドレス 06EFh:1234h (ここで、サフィックス "h" は 16 進数を意味します)には、セグメント セレクタ 06EFh があり、セグメント アドレス 06EF0h を表します。これにオフセットが追加され、線形アドレス 06EF0h + 1234h = 08124h が生成されます。

セグメント アドレスとオフセットが追加される方法により、単一のリニア アドレスを最大 2 ¹² = 4096 の異なるセグメント:オフセット ペアにマップできます。たとえば、リニア アドレス 08124h には、セグメント アドレス 06EFh:1234h、0812h:0004h、0000h:8124h などを設定できます。

これは、固有のアドレス指定方式に慣れているプログラマーを混乱させる可能性がありますが、複数のネストされたデータ構造をアドレス指定する場合など、有利に使用することもできます。リアル モード セグメントは常に 64  KB長ですが、実際の影響は、すべてのセグメントが 64 KB 長でなければならないということではなく、セグメントが 64 KB より長くできないということだけです。リアル モードには保護や特権の制限がないため、セグメントを 64 KB より小さく定義できたとしても、すべてのプログラムが常に任意のメモリにアクセスできるため (セグメント セレクタを任意に設定してセグメント アドレスを変更できるため)、セグメントの境界内に収まるように調整するのは完全にプログラム次第です。したがって、リアル モードは、CPU によって強制されない、1 ～ 65,536 バイトの範囲で各セグメントの長さが可変であると考えることもできます。

(ここでは、わかりやすくするために、リニア アドレス、セグメント アドレス、セグメント フィールド、オフセット フィールドの先頭のゼロが表示されています。通常は省略されます。)

リアルモードの有効な 20 ビットアドレス空間により、アドレス指定可能なメモリは2 ²⁰ バイト、つまり 1,048,576 バイト (1  MB ) に制限されます。これは、20 本のアドレス ピンを持つ Intel 8086 (およびそれに続く、密接に関連する 8088) のハードウェア設計から直接派生したものです。(どちらも 40 ピン DIP パッケージにパッケージ化されていました。アドレス ラインが 20 本しかない場合でも、アドレス バスとデータ バスは多重化され、限られたピン数内にすべてのアドレス ラインとデータ ラインが収まるようにしました。)

各セグメントは、リニア（フラット）アドレス空間の先頭から 16 バイトの倍数（パラグラフと呼ばれる）で始まります。つまり、16 バイト間隔です。すべてのセグメントの長さは 64 KB なので、セグメント間で重複が発生する仕組みと、多くのセグメント:オフセットのペアを使用してリニア メモリ アドレス空間の任意の場所にアクセスできる理由が説明されます。リニア アドレス空間のセグメント開始の実際の位置は、セグメント×16 で計算できます。セグメント値が 0Ch（12）の場合、リニア アドレス空間の C0h（192）にリニア アドレスが割り当てられます。次に、この数値にアドレス オフセットを加算します。0Ch:0Fh（12:15）は C0h+0Fh=CFh（192+15=207）となり、CFh（207）がリニア アドレスです。このようなアドレス変換は、CPU のセグメンテーション ユニットによって実行されます。最後のセグメント FFFFh (65535) は、20 ビット アドレス空間の終わりの 16 バイト前にあるリニア アドレス FFFF0h (1048560) から始まるため、最大 65,536 バイトのオフセットで、20 ビットの 8088 アドレス空間の終わりから最大 65,520 (65536-16) バイト先にアクセスできます。8088 では、これらのアドレス アクセスはアドレス空間の先頭に折り返され、65535:16 はリニア アドレス空間のアドレス 0 にアクセスし、65533:1000 はアドレス 952 にアクセスします。プログラマがこの機能を使用した結果、リニア アドレス空間が20 ビットを超えて拡張された後の CPU 世代で Gate A20 の互換性の問題が発生しました。

16 ビット リアル モードでは、アプリケーションが複数のメモリ セグメントを利用できるようにすることは (64K セグメント 1 つで利用できるメモリよりも多くのメモリにアクセスするため) 非常に複雑ですが、最小のツール (より少ないメモリで済む) を除くすべてのツールにとって必要悪と見なされていました。問題の根本は、メモリ範囲全体のフラット アドレス指定に適した適切なアドレス演算命令が利用できないことです。^[要出典]フラット アドレス指定は複数の命令を適用することで可能ですが、プログラムの速度が低下します。

メモリモデルの概念は、セグメント レジスタの設定から派生します。たとえば、極小モデルCS=DS=SS では、プログラムのコード、データ、スタックはすべて 1 つの 64 KB セグメント内に含まれます。小型メモリ モデル DS=SS では、データとスタックの両方が同じセグメントに存在し、CS は最大 64 KB の異なるコード セグメントを指します。

80286のプロテクトモードでは、プロセッサのアドレス空間が 2 ²⁴バイト (16 メガバイト) に拡張されますが、シフト値を調整することによって拡張されるわけではありません。代わりに、16 ビット セグメント レジスタには、オフセットが追加された 24 ビット ベース アドレスを含むセグメント記述子のテーブルへのインデックスが含まれます。古いソフトウェアをサポートするために、プロセッサは「リアル モード」で起動します。このモードでは、8086 のセグメント化されたアドレス指定モデルが使用されます。ただし、小さな違いがあります。結果として得られる物理アドレスは 20 ビットに切り捨てられなくなり、リアル モードポインタ (8086 ポインタではない) は、100000 ₁₆から 10FFEF ₁₆までのアドレスを参照できるようになりました。この約 64 キロバイトのメモリ領域はハイ メモリ領域(HMA)と呼ばれ、DOSのそれ以降のバージョンでは、これを使用して使用可能な「従来の」メモリ (つまり、最初のMB内) を増やすことができました。 HMA の追加により、アドレス空間の合計は約 1.06 MB になります。80286 はリアルモード アドレスを 20 ビットに切り捨てませんが、80286 を含むシステムは、プロセッサ外部のハードウェアを使用して、21 番目のアドレス ライン ( A20 ライン)をゲートオフすることで、リアルモード アドレスを 20 ビットに切り捨てることができます。IBM PC AT は、これを行うハードウェアを提供しました (元のIBM PCおよびPC/XTモデルのソフトウェアとの完全な下位互換性のため)。そのため、その後のすべての「ATクラス」PC クローンも同様に提供されました。

286 プロテクト モードは、8086/88 マシンの多数のユーザーを排除するため、めったに使用されませんでした。さらに、リアル モードと同様に、メモリを 64k セグメントに分割する必要がありました。この制限は、64k を超えるサイズのメモリ ポインターの使用が許可されている 32 ビット CPU では回避できますが、セグメント制限フィールドの長さは 24 ビットしかないため、作成できるセグメントの最大サイズは 16MB です (ページングを使用してメモリをさらに割り当てることはできますが、個々のセグメントは 16MB を超えることはできません)。この方法は、Windows 3.x アプリケーションでフラットなメモリ空間を作成するためによく使用されていましたが、OS 自体はまだ 16 ビットであったため、32 ビット命令で API 呼び出しを行うことはできませんでした。したがって、API 呼び出しを実行するすべてのコードを 64k セグメントに配置する必要がありました。

286 保護モードが呼び出されると、ハードウェア リセットを実行しない限り、モードを終了することはできません。当時普及しつつあったIBM PC/AT標準に準拠したマシンは、標準化されたキーボード コントローラを介して CPU のリセットを装うことができましたが、これは非常に遅いものでした。Windows 3.x は、CPU の割り込み処理メカニズムで意図的にトリプル フォールトをトリガーすることで、これらの問題の両方を回避しました。これにより、CPU はほぼ瞬時にリアル モードに戻ります。^[3]

論理アドレスは、16 ビットのセグメント セレクタ (13+1 アドレス ビットを提供) と 16 ビットのオフセットで構成されます。セグメント セレクタは、セグメント レジスタの 1 つに配置する必要があります。そのセレクタは、2 ビットの要求特権レベル(RPL)、1 ビットのテーブル インジケーター (TI)、および 13 ビットのインデックスで構成されます。

特定の論理アドレスのアドレス変換を試行する場合、プロセッサは、TI=0 の場合はグローバル記述子テーブルから、TI=1 の場合はローカル記述子テーブルから、 64 ビットのセグメント記述子構造を読み取ります。次に、特権チェックを実行します。

最大(CPL, RPL) ≤ DPL

ここで、CPL は現在の特権レベル (CS レジスタの下位 2 ビットにあります)、RPL はセグメント セレクタから要求された特権レベル、DPL はセグメントの記述子特権レベル (記述子にあります) です。すべての特権レベルは 0 ～ 3 の範囲の整数で、最小の数字が最高の特権に対応します。

不等式が偽の場合、プロセッサは一般保護 (GP) 違反を生成します。それ以外の場合、アドレス変換は続行されます。プロセッサは、32 ビットまたは 16 ビットのオフセットを取得し、セグメント記述子で指定されたセグメント制限と比較します。セグメント制限の方が大きい場合は、GP 違反が生成されます。それ以外の場合、プロセッサは記述子で指定された 24 ビットのセグメント ベースをオフセットに追加し、線形物理アドレスを作成します。

セグメント記述子はセグメントレジスタの隠し部分にキャッシュされるため、特権チェックはセグメントレジスタがロードされたときにのみ実行されます。 ^{[要出典] [1]}

Intel 80386以降では、保護モードでは 80286 保護モードのセグメンテーション メカニズムが保持されますが、セグメンテーション ユニットと物理バス間のアドレス変換の 2 番目のレイヤーとしてページングユニットが追加されました。また、重要な点として、アドレス オフセットは 32 ビット (16 ビットではなく) であり、各セグメント記述子のセグメント ベースも 32 ビット (24 ビットではなく) です。セグメンテーション ユニットの一般的な動作は、それ以外は変更されていません。ページング ユニットは有効または無効にできます。無効にした場合の動作は 80286 と同じです。ページング ユニットが有効になっている場合、セグメント内のアドレスは、80286 の場合の物理アドレスではなく、仮想アドレスになります。つまり、セグメントの開始アドレス、オフセット、およびセグメンテーション ユニットがこれら 2 つを加算して導出した最後の 32 ビット アドレスは、ページング ユニットが有効になっている場合はすべて仮想 (または論理) アドレスになります。セグメンテーション ユニットがこれらの 32 ビットの仮想アドレスを生成して検証すると、有効なページング ユニットが最終的にこれらの仮想アドレスを物理アドレスに変換します。物理アドレスは386では 32 ビットですが、物理アドレス拡張をサポートする新しいプロセッサではさらに大きくなる場合があります。

80386 では、元の 4 つのセグメント レジスタ (CS、DS、ES、SS) に加えて、2 つの新しい汎用データ セグメント レジスタ FS と GS も導入されました。

386 CPU は、CR0 制御レジスタのビットをクリアすることでリアル モードに戻すことができますが、これはセキュリティと堅牢性を強化するための特権操作です。比較すると、286 は、トリプル フォールトや外部ハードウェアの使用など、プロセッサを強制的にリセットすることによってのみリアル モードに戻すことができます。

x86-64アーキテクチャは、ロング モード (64 ビット モード) でセグメンテーションを使用しません。セグメント レジスタの 4 つ (CS、SS、DS、および ES) は、ベース アドレス 0 に強制され、制限は 2 ⁶⁴です。セグメント レジスタ FS および GS は、非ゼロのベース アドレスを持つことができます。これにより、オペレーティング システムはこれらのセグメントを特別な目的に使用できます。レガシー モードで使用されるグローバル記述子テーブルメカニズムとは異なり、これらのセグメントのベース アドレスは、モデル固有のレジスタに格納されます。x86-64 アーキテクチャはさらに、カーネル モードとユーザー モードのベース アドレスをスワップできる特別なSWAPGS命令を提供します。

たとえば、 x86-64 上のMicrosoft Windows は、GS セグメントを使用して、各スレッドの小さなデータ構造であるスレッド環境ブロックを指します。このデータ構造には、例外処理、スレッド ローカル変数、およびその他のスレッドごとの状態に関する情報が含まれます。同様に、Linux カーネルはGS セグメントを使用して CPU ごとのデータを格納します。

GS/FS は、gccのスレッドローカル ストレージやカナリアベースのスタック プロテクターでも使用されます。

論理アドレスは、 x86 アセンブリ言語で明示的に指定できます(例: AT&T 構文):

movl $42, %fs:(%eax) ; RTLのM[fs:eax]<-42)と同等

またはIntel構文では:

mov dword [ fs : eax ], 42   

ただし、セグメント レジスタは通常、暗黙的に使用されます。

• すべての CPU 命令は、CS レジスタに保持されているセグメント セレクタによって指定されたコード セグメントから暗黙的にフェッチされます。
• ほとんどのメモリ参照は、 DS レジスタに保持されているセグメント セレクタによって指定されたデータ セグメントから行われます。また、セグメント オーバーライド プレフィックスがメモリ参照を行う命令の前にある場合は、ES レジスタに保持されているセグメント セレクタによって指定された追加セグメントから参照されることもあります。デフォルトで DS を使用するほとんどの命令 (すべてではありません) は、ES オーバーライド プレフィックスを受け入れます。
• プロセッサスタック参照は、暗黙的 (例:プッシュ命令およびポップ命令) または明示的に ( (E)SP または (E)BP レジスタを使用したメモリ アクセス)、SS レジスタに保持されているセグメント セレクタによって指定されたスタック セグメントを使用します。
• 文字列命令 (例: stos、movs ) は、データ セグメントとともに、ES レジスタに保持されているセグメント セレクタによって指定された追加セグメントも使用します。

x86-32 プロセッサではセグメンテーションをオフにできません (これは 64 ビット モードにも当てはまりますが、ここでは説明しません)。そのため、多くの 32 ビット オペレーティング システムでは、セグメンテーションをプログラムに対して中立にするために、すべてのセグメントのベースを 0 に設定してフラット メモリ モデルをシミュレートします。たとえば、Linux カーネルは、汎用セグメントを 4 つだけ設定します。

ベースはすべてのケースで 0 に設定され、制限は 4 GiB に設定されているため、セグメンテーション ユニットは、ページングユニットに到達する前にプログラムが発行するアドレスには影響しません。(もちろん、これは 80386 以降のプロセッサを指します。以前の x86 プロセッサにはページング ユニットがありません。)

現在の Linux も、スレッドローカル ストレージを指すために GS を使用します。

セグメントは、コード セグメント、データ セグメント、またはシステム セグメントとして定義できます。セグメントを読み取り専用、読み取り/書き込み、実行などにするための追加の許可ビットが存在します。

保護モードでは、コードは常にCS (コード セグメントセレクタ)を除くすべてのセグメント レジスタを変更できます。これは、プロセッサの現在の特権レベル (CPL) が CS レジスタの下位 2 ビットに格納されるためです。プロセッサの特権レベルを上げる (および CS を再ロードする) 唯一の方法は、lcall (far call) およびint (interrupt)命令を使用することです。同様に、特権レベルを下げる (および CS を再ロードする) 唯一の方法は、lret (far return) およびiret (interrupt return) 命令を使用することです。リアル モードでは、コードは far jump を実行する (または8086 または 8088 でドキュメント化されていない命令を使用する) ことによって CS レジスタを変更することもできます。 ^[4] もちろん、リアル モードでは特権レベルはありません。すべてのプログラムは、すべてのメモリとすべての CPU 命令に絶対的にチェックなしでアクセスできます。 POP CS

セグメンテーションの詳細については、AMDまたはIntel のWeb サイトで無料で入手できるIA-32マニュアルを参照してください。

• x86 メモリモデル
• マルチプログラミングシステム
• 分割8進数

• IA-32 インテル アーキテクチャ ソフトウェア開発者マニュアルのホーム
• セグメント:オフセット アドレス指定スキーム