SSSE3

Supplemental Streaming SIMD Extensions 3 ( SSSE3またはSSE3S ) は、Intelによって作成されたSIMD命令セットであり、 SSEテクノロジの 4 番目の反復です。

SSSE3 は、2006 年 6 月 26 日に「Woodcrest」Xeon とともに、 Core マイクロアーキテクチャに基づく Intel プロセッサで初めて導入されました。

SSSE3 は、それをサポートすることを目的とした最初のプロセッサ設計では、 Tejas New instruction (TNI)またはMerom New instruction (MNI) というコード名で呼ばれていました。

SSSE3 では、 AACなどの HD オーディオ/ビデオのデコード/エンコードが強化されています。

SSSE3には16個の新しい個別命令が含まれています。各命令は64ビットMMXまたは128ビットXMMレジスタで動作します。したがって、Intelの資料では32個の新しい命令について言及しています。それらは次のとおりです。^[1]

• 水平方向の加算または減算演算を実行する 12 個の命令。
• 絶対値を評価する 6 つの命令。
• 乗算と加算の演算を実行し、ドット積の評価を高速化する 2 つの命令。
• パックされた整数の乗算演算を高速化し、スケーリングされた整数値を生成する 2 つの命令。
• 2 番目のシャッフル制御オペランドに従って、バイト単位のインプレース シャッフルを実行する 2 つの命令。
• ソースオペランド内の対応する要素が負の場合、宛先オペランド内のパックされた整数を否定する 6 つの命令。
• 2 つのオペランドの合成からデータを整列させる 2 つの命令。

• AMD :
  • 「Cat」低電力プロセッサ
    • Bobcatベースのプロセッサ
    • Jaguarベースのプロセッサ以降
    • Pumaベースのプロセッサ以降
  • 「重機」プロセッサー
    • ブルドーザーベースのプロセッサ
    • パイルドライバーベースのプロセッサ
    • スチームローラーベースのプロセッサ
    • 掘削機ベースのプロセッサおよびそれ以降
  • Zenベースのプロセッサ
  • Zen+ベースのプロセッサ
  • Zen2ベースのプロセッサ
  • Zen3ベースのプロセッサ
  • Zen4ベースのプロセッサ
  • Zen5ベースのプロセッサ
• インテル:
  • Xeon 5100 シリーズ
  • Xeon 5300 シリーズ
  • Xeon 5400 シリーズ
  • Xeon 3000 シリーズ
  • コア2デュオ
  • コア2エクストリーム
  • コア 2 クアッド
  • コアi7
  • コアi5
  • コアi3
  • Pentium Dual Core (64 ビット対応の場合、Allendale以降)
  • Celeron 4xx シーケンス Conroe-L
  • セレロン デュアルコア E1200
  • セレロン M 500 シリーズ
  • 原子
• 経由：
  • ナノ

以下の表では、satsw (X) (「符号付きワードに飽和」と読む) は符号付き整数 X を受け取り、それが -32768 より小さい場合は -32768 に変換し、32767 より大きい場合は +32767 に変換し、それ以外の場合は変更しません。Intel アーキテクチャの通常のように、バイトは 8 ビット、ワードは 16 ビット、ダブルワードは 32 ビットです。「レジスタ」は MMX または XMM ベクトル レジスタを指します。^[1]

• SIMD
• SSE3
• インテル コア 2
• テジャスとジェイホーク
• x86 命令リスト

• Core 2 Mobileの仕様
• SSSE3の存在を認め、SSE4について説明したIntelのホワイトペーパー
• SSSE3命令の機能をリストした命令セットドキュメント