インテル i960

インテル i960

Intel i960HA マイクロプロセッサ
一般情報
発売	1988年4月6日[2]
製造中止	2007年[1]
共通メーカー	インテル
パフォーマンス
最大CPU クロックレート	10MHz～100MHz
データ幅	32 ビット (拡張アーキテクチャでは 33 ビット)
物理的仕様
コア	1

インテルのi960 (または80960 ) は、1990 年代初期に組み込みマイクロコントローラとして人気を博したRISCベースのマイクロプロセッサ設計です。競合製品のAMD 29000とともに、この分野で最も売れた CPU となりました。^[3]成功を収めたにもかかわらず、インテルは 1990 年代後半にDECとの和解によりStrongARM CPUの製造権を獲得したため、 i960 の販売を中止しました。このプロセッサは、いくつかの軍事用途で引き続き使用されています。

i960 の設計は、1980 年代初頭の Intel のiAPX 432設計の失敗を受けて開始されました。iAPX 432 は、 AdaやLispなどのタグ付き、保護付き、ガベージ コレクションメモリをサポートする高級言語をハードウェアで直接サポートすることを目的としていました。命令セットの複雑さ、マルチチップ実装、設計上の欠陥のため、iAPX 432 は当時の他のプロセッサと比較して非常に低速でした。

1984年、IntelとSiemensは、最終的にBiiNと呼ばれる共同プロジェクトを開始し、完全にAdaでプログラムされた高性能でフォールトトレラントなオブジェクト指向コンピュータシステムを開発しました。元のi432チームメンバーの多くがこのプロジェクトに参加しましたが、新しいリードアーキテクトであるGlenford MyersがIBMから招聘されました。BiiNシステムの想定市場は、銀行、産業システム、原子力発電所などの高信頼性コンピュータユーザーでした。

Intel が BiiN システムに貢献したのは、i432 の保護メモリ コンセプトに影響を受けた新しいプロセッサ設計でした。新しい設計には、パフォーマンスを向上させ、i432 の衰退の原因となった問題を回避するための機能がいくつか含まれていました。最初の 960 プロセッサは、1985 年 10 月に設計の最終段階 (テープアウトと呼ばれる) に入り、その月に製造に送られ、最初の実用的なチップは 1985 年後半から 1986 年初頭に届きました。

BiiN の取り組みは結局、市場の力によって失敗し、960 は使われずに残されました。マイヤーズは、BiiN システム用に作成されたフル機能アーキテクチャのいくつかのサブセットを抽出して、設計を救おうとしました。彼は、Intel の経営陣を説得して、i960 (当時はまだ「P7」と呼ばれていました) を汎用プロセッサとして、Intel 80286とi386 (最初の i960 と同じ月にテープアウトされました) の代わりに、また、 Unixシステム用の新興 RISC 市場にも売り込もうとしました。これには、スティーブ ジョブズにNeXTシステムでの使用を提案したことも含まれています。マイヤーズは、Intel の経営陣を説得して i960 を汎用プロセッサまたは Unix プロセッサとしてサポートさせることはできませんでしたが、このチップは初期の高性能 32 ビット組み込みシステムですぐに市場に出回りました。

i960の主任設計者^{[要説明]は、}スーパースケーラリティの専門家であるフレッド・ポラックであり、彼はIntel iAPX 432の主任エンジニアであり、i686チップ、Pentium Proの主任設計者でもありました。^[4]

i960ファミリーは、上位バイナリ互換性のために設計された4つの異なるアーキテクチャを備えています。 ^[5]

• コアアーキテクチャはRISCのようなコアである
• Numericsアーキテクチャは浮動小数点を追加
• 保護されたアーキテクチャにより、ページメモリ管理、スーパーバイザ/ユーザー保護、文字列命令、プロセススケジューリング、OSのプロセス間通信、対称型マルチプロセッシングが追加されます。
• 拡張アーキテクチャにより、アプリケーションのオブジェクト保護とプロセス間通信が追加

最初のリリースでは、80960KA は Core アーキテクチャをサポートし、80960KB は Numerics アーキテクチャをサポートし、80960MC は Protected アーキテクチャをサポートし、80960XA は Extended アーキテクチャをサポートしていました。

i432 を悩ませたパフォーマンスの問題を回避するため、i960 の中心的な命令セット アーキテクチャは RISC 設計でした。Extended アーキテクチャでは、メモリ サブシステムは 33 ビット幅で、32 ビット ワードと、ハードウェアでメモリ保護を実装するための「タグ」ビットを収容しました。i960 は多くの点でオリジナルのBerkeley RISC設計に従っており、特にレジスタ ウィンドウの使用が顕著でした。レジスタ ウィンドウは、サブルーチン レジスタごとに実装固有の数のキャッシュを備え、サブルーチン呼び出しを高速化しました。競合するスタンフォード大学の設計であるMIPSでは、このシステムを使用しておらず、代わりにコンパイラが最適なサブルーチン呼び出しと戻りコードを生成することに依存していました。ほとんどの 32 ビット設計と同様に、i960 はフラットな 32 ビット メモリ空間を持ち、メモリのセグメント化は行われていません。ただし、Extended アーキテクチャでは、最大 2 ^{26 個}の「オブジェクト」をサポートでき、各オブジェクトは最大 2 ³²バイトのサイズでした。^[6] i960アーキテクチャでは、命令がプロセッサ内の複数のユニットに同時にディスパッチされる スーパースカラー実装も想定されていました。

i960MC には、オリジナルの BiiN システムのすべての機能が含まれていましたが、仕様にはこれらの機能についてまったく触れられていなかったため、一部の人^{[誰? ]}は、i960MC がなぜこれほど大きく、132 ピンのうち 53 ピン^[7]に「no connect」というラベルが付いているのか疑問に思いました。80960Jx シリーズなどの i960 の後継機種では、「no connect」の数はより一般的になり、電源ピンとグランド ピンが増え、代わりに I/O ピンが追加されました。^[8]ただし、これらの「no connect」ピンは実際には内部で接続されておらず、BiiN 機能セットとは無関係です。内部のシリコン ダイには、これらのピン用のボンド パッドがありません。^[9]

80960MC にはオンチップメモリ​​管理ユニットが搭載されており、Intel の M82965 バス拡張ユニットと組み合わせることでフォールトトレラントシステムもサポートします。両方のチップはMIL-STD-883C規格に準拠しています。両方のチップは 1989 年の第 1 四半期にそれぞれ 2,400 ドルと 1,700 ドルで発売されました。拡張温度サンプルも 1988 年 8 月に発売されました。^[10]

32ビットレジスタ32個、512バイト命令キャッシュ、スタックフレームキャッシュ、高速32ビット多重化バーストバス、割り込みコントローラを搭載しています。^[11]また、256の割り込みベクターと32レベルの割り込み優先度も備えています。^[10]

80960XAはi960ファミリーの軍用メンバーであり、軍用80960MCのスーパーセットである拡張アーキテクチャを実装しています。ハードウェアの33番目のタグビットであるCapabilityを使用してオブジェクト指向プログラミングをサポートします。Joint Industrial Avionics Working Group (JIAWG) 32ビットISA標準をサポートします。^[5]

メモリ管理やFPU のない RISC コアのバージョンはi960KA となり、FPU のある RISC コアは i960KB となりました。ただし、バージョンは内部的には同一で、ラベルが異なっているだけでした。つまり、CPU は「実際にサポートされている」機能セットに必要なサイズよりもはるかに大きく、結果として製造コストが必要以上に高くなりました。

これらのプロセッサには 350,000 個以上のトランジスタが含まれています。これらのプロセッサは、約 7.5 VAX MIPSで動作します。80960KB バージョンはIEEE 754標準と互換性があり、最大 4  MWIPSで動作します。両方のプロセッサは、 CHMOS-IIIテクノロジを使用して 16 MHz と 20 MHz で使用できます。両方のプロセッサは132-PGAにパッケージ化されています。80960KA バージョンは 100 個単位で 230 米ドル、80960KB バージョンは 390 米ドルで購入できます。^[11]

i960KA は、レーザー プリンター市場、初期のグラフィックス ターミナル、その他の組み込みアプリケーション向けの低コストの 32 ビット プロセッサとして成功を収めました。この成功により、複雑なメモリ サブシステムのない次世代のプロセッサが誕生しました。

のi960CA は1989 年 7 月に発表されました。このチップは新設計のスーパースカラ RISC コアを搭載し、珍しいアドレス指定可能なオンチップ キャッシュを追加しましたが、高性能組み込みアプリケーション向けであったため、FPU と MMU はありませんでした。i960CA は^{[12]最初のシングルチップ}スーパースカラRISC 実装であるとられています。C シリーズには ALU が 1 つしか含まれていませんでしたが、算術命令、メモリ参照、分岐命令を同時にディスパッチして実行し、特定の状況下では 1 サイクルあたり 2 つの命令を実行できました。最初にリリースされたバージョンは 33 MHz で動作し、Intel はこのチップが 66 MIPS の性能を持つと宣伝しました。i960CA マイクロアーキテクチャは 1987 年から 1988 年にかけて設計され、1989 年 9 月 12 日に正式に発表されました。

その後、1992 年 5 月に i960CF が登場しました。これには、より大きな命令キャッシュ (1 KB ではなく 4 KB) が含まれ、1 KB のデータ キャッシュが追加されましたが、FPU や MMU はまだ搭載されていませんでした。

80960MX は、Extended アーキテクチャのスーパースカラー実装であり、1 クロック実行あたり最大 3 つの命令を実行して、25 VAX MIPS の持続的なパフォーマンスを実現します。^[13] Joint Industrial Avionics Working Group (JIAWG) の 32 ビット ISA 標準を実装しました。当初は 348 リードのセラミック ピン グリッド アレイにパッケージ化されていましたが、後にベア ダイとして提供されました。i960 MX はオブジェクト指向プログラミングをサポートしています。33 番目のタグ ビットは、32 ビットのデータ ワードと 32 ビットのメモリ ポインタを区別します。これにより、保護されたメモリ領域への偽造ポインタが禁止されます。

80960Jx は組み込みアプリケーション用のプロセッサです。32 ビットの多重化アドレス/データ バス、命令およびデータ キャッシュ、1K オンチップ RAM、割り込みコントローラ、および 2 つの独立した 32 ビット タイマーを備えています。80960Jx のテスト機能には、ONCE (オンサーキット エミュレーション) モードと境界スキャン ( JTAG ) が含まれています。

80960Hx プロセッサは、クロック乗算、より大きな 16K 命令キャッシュと 4k データ キャッシュ、および GMU (ガード メモリ ユニット) を提供することで、Cx バリアントからアップグレードされたパフォーマンスを提供しました。HD バリアントは内部で 2 倍のクロック乗算を備えていましたが、HT バージョンは 3 倍のクロック乗算を備えており、外部バス速度を変更せずにパフォーマンスを向上させることができます。

1998 年 10 月に発表された i960VH Embedded-PCI プロセッサは、32 ビット 33 MHz PCIバスと 100 MHz i960JT プロセッサ コアを搭載していました。このコアには、16 KB の命令キャッシュ、4 KB のデータ キャッシュ、および 1 KB の組み込み RAM も搭載されていました。その他のコア機能には、2 つの 32 ビット タイマー、プログラム可能な割り込みコントローラ、I²Cインターフェイス、および 2 チャネル DMA コントローラが含まれていました。

80960Rx プロセッサは I/O プロセッサとして分類され、PCIバス (バリアントによって 2.1 または 2.2) の実装と 80960Jx コアを含んでいました。これらは、オンボード PCI デバイスの実装にマザーボードで使用でき、PCI 拡張カードでも使用できました。RM/RN/RS バリアントは、3 倍のバス ツー コア乗算を備えた JT コアを使用して 100 MHz の内部クロック速度を実現し、RD バリアントは 2 倍の乗算を備えた JF コアを使用して 66 MHz を実現しました。RP バリアントは、33 M​​Hz のバス速度で動作する JF コアを搭載していました。

• ダイショット
• 
  インテル 80960MX
• 
  インテル 80960KA
• 
  インテル 80960SA
• 
  インテル 80960CA
• 
  インテル 80960CF
• 
  インテル 80960JA
• 
  インテル 80960HD

Intel は、 I2O標準を使用して I/O デバイス コントローラ市場で i960 を強化しようとしましたが、あまり成功せず、設計作業は最終的に終了しました。1990 年代半ばまでに、その価格/性能比は、より新しい設計の競合チップに遅れをとり、Intel は、バッテリ駆動のシステムで使用できる低消費電力バージョンを製造しませんでした。

1990 年、i960 チームは、将来のi386実装、具体的には後にPentium Proとなる P6 プロセッサに並行して取り組む「第 2 チーム」に再編されました。i960 プロジェクトは別の小規模な開発チームに引き継がれ、実質的にその開発寿命の終わりが確定しました。

80303などの一部のi960 I/Oプロセッサには、RAIDアルゴリズム用のハードウェアXORエンジンが組み込まれています。 ^[14]これらは、ハイエンドのRAID対応SCSIディスクアレイホストアダプタカードや、Digital Equipment/Compaq/HPのハイエンドSCSIおよびDSSI、さらにはFibre Channel HSxシリーズのスタンドアロンRAIDコントローラのコントローラとして使用されています。^{[15] [16]}

i960RS チップは、Adaptecの AAR-2400A コントローラにも搭載されています。このコントローラは、4 つの汎用パラレル ATAドライブを使用して、小型 PC サーバーおよびワークステーション向けの手頃な価格のRAID-5保護フォールト トレラント ストレージ システムを 構築します。

i960 は、Fabric OS を実行するために一部のBrocade ファイバー チャネルスイッチでも使用されました。

i960 アーキテクチャはスロット マシンにも使用されています。現在、IGTの Stepper S2000 ファミリーと i960 ビデオ ファミリーに使用されています。また、セガの有名なアーケード ボードModel 2シリーズのメイン CPU としても使用されていました。

インド空軍のHALテジャス軽戦闘機のMMR（マルチモードレーダー）はi960を使用していると言われている。HALテジャスは2015年に就役した。

インド宇宙研究機関（ISRO）は、打ち上げロケットの搭載コンピューターにこのチップを使用すると言われている。

i960 プロセッサは、Kelvin HughesのレーダーのAutomatic Radar Plotting Aid (ARPA) インターフェイス ボードにも使用されています。

このチップは一部のHP X-Terminalで使用されていました。

一部のSATA RAID コントローラは、PCI-PCI ブリッジ、メモリ コントローラ、および 80960JT-100 CPU コアを統合した Intel の 80303 IOP (インテリジェント I/O プロセッサ) を使用します。

このチップはアルカテル・ルーセント1000 ADSL ブロードバンドモデムに使用されました。^[17]

ウィキメディア・コモンズには、 Intel i960に関連するメディアがあります。

• Intel の i960 ホームページ 2012 年 7 月 16 日にWayback Machineにアーカイブされました
• cpu-collection.de の i960 の画像と説明
• Intel i960 ID ガイド
• BiiN CPU アーキテクチャ リファレンス マニュアル (拡張命令セットについて説明)、著者: Randal L. Schwartz
• Bitsavers の i960 マニュアル