ネットバースト

NetBurstマイクロアーキテクチャ^{[1] [2]}は、Intel社内ではP68と呼ばれ、Intel製のx86ファミリの中央処理装置(CPU)におけるP6マイクロアーキテクチャの後継であった。このアーキテクチャを採用した最初のCPUは、2000年11月20日にリリースされたウィラメットコアのPentium 4で、これはPentium 4 CPUの最初のものであった。その後のPentium 4およびPentium Dの派生品もすべてNetBurstに基づいている。2001年半ば、IntelはNetBurstに基づいたFosterコアをリリースし、 Xeon CPUも新しいアーキテクチャに切り替えた。Pentium 4ベースのCeleron CPUもNetBurstアーキテクチャを採用している。

NetBurst は、2006 年 7 月にリリースされた P6 に基づく Core マイクロアーキテクチャに置き換えられました。

NetBurst マイクロアーキテクチャには、ハイパースレッディング、ハイパーパイプラインテクノロジー、高速実行エンジン、実行トレースキャッシュ、リプレイシステムなどの機能が含まれています。これらはすべてこのマイクロアーキテクチャで初めて導入されたもので、その後再び登場することはなかった機能もあります。

ハイパースレッディングは、x86 プロセッサで実行される計算の並列化 (複数のタスクを同時に実行すること) を改善するために使用される、Intel独自の同時マルチスレッディング(SMT) 実装です。Intel は 2002 年に NetBurst プロセッサでこれを導入しました。その後、Intel はCore 2 で廃止された後、 Nehalem マイクロアーキテクチャでこれを再導入しました。

Northwood コアと Willamette コアは、100 MHz で動作する外部フロントサイドバス (FSB) を備えており、クロックサイクルごとに 4 ビットを転送するため、実効速度は 400 MHz です。Northwood コアの後継機種と Prescott コア (および派生製品) には、実効速度 800 MHz のフロントサイドバス (200 MHz クアッドポンプ) が搭載されています。[1]

Willamette コアと Northwood コアには、20 ステージの命令パイプラインが含まれています。これは、パイプラインのステージ数が 10 ステージのみだった Pentium III と比較すると、ステージ数が大幅に増加しています。Prescott コアでは、パイプラインの長さが 31 ステージに増加しました。パイプラインが長くなると、分岐予測ミスが発生した場合にトレースバックする必要があるステージ数が増えるため、予測ミスのペナルティが大きくなるという欠点があります。この問題に対処するために、Intel は Rapid Execution Engine を考案し、分岐予測テクノロジに多大な投資を行ってきました。Intel によると、このテクノロジにより、分岐予測ミスがPentium IIIよりも 33%削減されたとのことです。^{[3]実際には、パイプラインが長くなると}、クロックあたりの命令実行数(IPC) が減少して効率が低下しました。これは、消費電力と発熱が予想以上に増加したためにパフォーマンスの低下を補うだけのクロック速度に到達できなかったためです。

このテクノロジにより、CPU コアの 2 つの算術論理ユニット(ALU) がダブル ポンプされ、実際にはコア クロック周波数の 2 倍で動作します。たとえば、3.8 GHz プロセッサでは、ALU は実質的に 7.6 GHz で動作します。この理由は、一般に IPC カウントの低さを補うためです。さらに、これにより CPU の整数パフォーマンスが大幅に向上します。Intel は、高速バレル シフタを、 CPU コアと同じ周波数で動作するシフト/回転実行ユニットに置き換えました。欠点は、特定の命令が以前よりも (相対的にも絶対的にも) 大幅に遅くなったため、複数のターゲット CPU の最適化が困難になったことです。一例として、シフト操作と回転操作が挙げられますが、これは、主要な競合プロセッサであるAthlonを含む、i386 以降のすべての x86 CPU に搭載されていたバレル シフタがないことに悩まされています。

CPUのL1キャッシュ内に、Intelは実行トレースキャッシュを組み込んだ。これはデコードされたマイクロオペレーションを格納するため、新しい命令を実行するときに、命令を再度フェッチしてデコードする代わりに、CPUはトレースキャッシュからデコードされたマイクロオペレーションに直接アクセスし、かなりの時間を節約できる。さらに、マイクロオペレーションは予測された実行パスにキャッシュされるため、CPUがキャッシュから命令をフェッチするときには、すでに正しい実行順序で存在していることになる。^{[4] Intelは後に}Sandy Bridgeで、マイクロオペレーションキャッシュ（UOPキャッシュ） と呼ばれる類似だがよりシンプルな概念を導入した。

リプレイ システムは、プロセッサのスケジューラによって誤って実行のために送信された操作をキャッチするための、Intel Pentium 4 プロセッサ内のサブシステムです。リプレイ システムによってキャッチされた操作は、適切な実行に必要な条件が満たされるまでループで再実行されます。

Intel NetBurstアーキテクチャでは、静的予測を実行するかどうかを決定する分岐予測ヒントをコードに挿入できますが、この機能は後のIntelプロセッサでは廃止されました。Intelによると、NetBurstの分岐予測アルゴリズムはP6のものより33%優れています。^{[5] [6]}

これらの機能強化にもかかわらず、NetBurstアーキテクチャは、パフォーマンスの向上を試みるエンジニアにとって障害を生み出しました。このマイクロアーキテクチャで、Intelは10GHzのクロック速度を達成することを計画していましたが、^[7]クロック速度の上昇により、Intelは電力消費を許容範囲内に抑えることにますます問題を抱えるようになりました。Intelは2004年11月に3.8GHzの速度の壁に到達しましたが、それを達成することさえも問題に直面しました。Intelは、熱の問題が許容できなくなったため、2006年にNetBurstを放棄し、Pentium ProのP6 CoreからTualatin Pentium III -S、そして最も直接的にはPentium Mにインスピレーションを得たCoreマイクロアーキテクチャを開発しました。

インテルは、2002 年 1 月に、オリジナルのWillametteコアを NetBurst マイクロアーキテクチャの再設計バージョンであるNorthwoodに置き換えました。Northwood設計では、キャッシュ サイズの増加、より小型の 130 nm 製造プロセス、およびハイパースレッディング(当初は 3.06 GHz モデルを除くすべてのモデルでこの機能は無効になっていました) を組み合わせて、NetBurst マイクロアーキテクチャのより現代的で高性能なバージョンを生み出しました。

2004 年 2 月、Intel はマイクロアーキテクチャのより根本的な改訂であるPrescott を発表しました。Prescott コアは90 nm プロセスで製造され、さらに大容量のキャッシュ ( Northwoodの 512 KB から1 MB、Prescott 2M では 2 MB)、はるかに深い命令パイプライン( Northwoodの 20 ステージに対して 31 ステージ)、大幅に改良された分岐予測子、 SSE3命令の導入、および後に、 x86マイクロアーキテクチャのx86-64 64 ビット バージョンの互換実装に対する Intel のブランドである Intel Extended Memory 64 Technology (EM64T) の実装など、いくつかの主要な設計変更が含まれていました (ハイパースレッディングと同様に、Pentium 4 HT ブランドの Prescott チップはすべて、この機能をサポートするハードウェアを備えていますが、電力消費と放熱もPrescottの大きな問題となり、すぐに Intel のシングルコア x86 および x86-64 プロセッサの中で最も熱くなり、最も電力を消費するプロセッサとなりました。電力と熱の懸念から、Intel は 3.8 GHz を超えるクロックの Prescott や、3.46 GHz を超えるクロックのモバイル版コアをリリースできませんでした。

Intel は、Pentium D というブランドの NetBurst マイクロアーキテクチャに基づくデュアルコア プロセッサもリリースしました。最初の Pentium D コアはSmithfieldというコード名で呼ばれ、実際には 1 つのダイに 2 つの Prescott コアが搭載されていました。その後、Presler というコード名が付けられ、2 つの別々のダイに 2 つのCedar Millコアが搭載されました( Cedar MillはPrescottの 65 nm ダイ シュリンクです)。

Intelは40から50のパイプラインステージを持つTejasとJayhawkと呼ばれるNetburstベースの後継機を開発中だったが、最終的にはNetBurstをCoreマイクロアーキテクチャに置き換えることを決定し、^{[8] [9]} 2006年7月にリリースされた。これらの後継機は、より直接的にPentium Pro ( P6マイクロアーキテクチャ)から派生したものである。2008年8月8日、Intel NetBurstベースのプロセッサは終了した。^[10] NetBurstが放棄された理由は、クロック速度が高いために深刻な熱問題が引き起こされたためである。CoreベースおよびNehalemベースのプロセッサの中にはTDPが高いものもあるが、ほとんどのプロセッサはマルチコアであるため、各コアは最大TDPの数分の1であり、最高クロックのCoreベースのシングルコアプロセッサでも最大27Wの熱しか放出しない。最速クロックのデスクトップ Pentium 4 プロセッサ (シングル コア) の TDP は 115 W でしたが、最速クロックのモバイル バージョンでは 88 W でした。ただし、新しいステッピングの導入により、一部のモデルの TDP は最終的に低下しました。

Core マイクロアーキテクチャの後継である Nehalem マイクロアーキテクチャは、2000 年に遡る Intel ロードマップによれば NetBurst の進化形となるはずでした。^{[要出典] Nehalem は、3.06 GHz} Northwoodコアで初めて導入されたハイパースレッディング技術や、Pentium 4 Extreme Edition で使用されたGallatinコアのコンシューマー プロセッサで初めて実装された L3 キャッシュなど、 NetBurst の特定の機能を再実装しています。

• メガヘルツ神話
• Intel CPU マイクロアーキテクチャの一覧
• Intel Celeron プロセッサのリスト (NetBurst ベース)
• Intel Pentium 4 プロセッサの一覧
• Intel Pentium D プロセッサの一覧
• Intel Xeon プロセッサのリスト (NetBurst ベース)
• ティックトックモデル

• Pentium 4 プロセッサのマイクロアーキテクチャ