Loading article…
.jpg/500px-Intel@250nm@P6@Deschutes@Pentium_II@flipchip_PB_713539-001_DSCx1_polysilicon_microscope_stitched@5x_(38025161182).jpg) デシューツコアのダイショット | |
| 一般情報 | |
|---|---|
| 発売 | 1995年11月1日 |
| パフォーマンス | |
| 最大CPU クロックレート | 150 [1] MHzから1.40 GHz |
| FSB速度 | 66MHz～133MHz |
| キャッシュ | |
| L1キャッシュ | Pentium Pro: 16 KB (8 KB I キャッシュ + 8 KB D キャッシュ) Pentium II/III: 32 KB (16 KB I キャッシュ + 16 KB D キャッシュ) |
| L2キャッシュ | 128 KB ～ 512 KB 256 KB ～ 2048 KB (Xeon) |
| アーキテクチャと分類 | |
| マイクロアーキテクチャ | P6 |
| 命令セット | x86-16、IA-32 |
| 拡張機能 | |
| 物理的仕様 | |
| トランジスタ | |
| コア |
|
| ソケット | |
| 製品、モデル、バリエーション | |
| モデル |
|
| 歴史 | |
| 前任者 | P5 |
| 後継 | ネットバースト |
| サポート状況 | |
| サポートされていません | |
P6マイクロアーキテクチャは、1995年11月に発表されたPentium Proマイクロプロセッサに実装された第6世代Intel x86 マイクロアーキテクチャです。i686とも呼ばれます。[2] 2000年にPentium 4で使用されたNetBurstマイクロアーキテクチャに引き継がれる予定でしたが、 Pentium Mシリーズのマイクロプロセッサで復活しました。P6マイクロアーキテクチャのPentium Mバリアントの後継は、やはりP6から派生した Coreマイクロアーキテクチャです。
P6 は、Pentium Pro から Pentium III までの Intel の主力製品で使用され、低消費電力、優れた整数パフォーマンス、および比較的高いサイクルあたりの命令数 (IPC) で広く知られていました。
特徴
P6 コアは、x86 ラインの第 6 世代 Intel マイクロプロセッサです。P6 コアの最初の実装は、 1995 年のPentium Pro CPU であり、オリジナルの Pentium 設計 (P5) の直後の後継です。
P6プロセッサは、IA-32命令をバッファ付きRISCのようなマイクロ操作のシーケンスに動的に変換し、マイクロ操作を分析および並べ替えて、一度に複数の実行ユニットに発行される可能性のある並列化可能な操作を検出します。 [3] Pentium Proは、Intelが設計したこの技術を採用した最初のx86マイクロプロセッサでしたが、1994年に発表されたNexGen Nx586は、それより前にこの技術を採用していました。
P6 コアの x86 空間で初めて実装されたその他の機能は次のとおりです。
- 投機的実行とアウトオブオーダー完了(Intel では「動的実行」と呼んでいます) により、実行コアに新しいリタイア ユニットが必要になりました。これによりパイプラインの停止が軽減され、Pentium Pro および後続世代の CPU の速度スケーリングが部分的に可能になりました。
- スーパーパイプラインは、Pentium の 5 ステージ パイプラインから Pentium Pro および Pentium III (Coppermine) の初期モデルでは 14 ステージ パイプラインに増加し、最終的には、前身で発生したエネルギー効率の悪さと高電圧の問題により、組み込みおよびモバイル市場向けのPentium Mでは10 ステージ パイプライン未満に変化しました。その後、製造プロセスを改善しながらクロック速度を上げることが困難になったため、10 ステージ パイプラインから 12 ステージ パイプラインを再びCore 2まで延長しましたが、より深いパイプライン設計に対する消費電力の増加による悪影響を何らかの形で打ち消すことができます。
- ガンニングトランシーバーロジックのバリエーションを使用したフロントサイドバス。4つの個別のプロセッサがシステムリソースを共有できるようにします。[4]
- 物理アドレス拡張（PAE）とより広い36ビットアドレスバスにより、64GBの物理メモリをサポートします。[5]
- レジスタ名の変更により、パイプライン内での複数の命令の実行がより効率的になりました。
- CMOV命令は、コンパイラの最適化で頻繁に使用されます。
- その他の新しい命令: FCMOV、FCOMI/FCOMIP/FUCOMI/FUCOMIP、RDPMC、UD2。
- Pentium II Deschutes コアの新しい命令: MMX、FXSAVE、FXRSTOR。
- Pentium III の新しい命令:ストリーミング SIMD 拡張命令。
P6ベースのチップ
- Celeron (Covington/Mendocino/Coppermine/Tualatin バリアント)
- ペンティアムプロ
- Pentium II Overdrive (387 ピンソケット 8の Pentium II チップ)
- ペンティアムII
- ペンティアムII ゼオン
- ペンティアムIII
- ペンティアムIII ゼオン
P6 バリアント Pentium M
 | |
| 一般情報 | |
|---|---|
| 発売 | 2003年3月12日 |
| パフォーマンス | |
| 最大CPU クロックレート | 600MHz～2.26GHz |
| FSB速度 | 400 MT/秒から533 MT/秒 |
| キャッシュ | |
| L1キャッシュ | 64KB (32KB I キャッシュ + 32KB D キャッシュ) |
| L2キャッシュ | 512 KB から 2048 KB |
| アーキテクチャと分類 | |
| マイクロアーキテクチャ | P6 |
| 命令セット | x86-16、IA-32 |
| 拡張機能 | |
| 物理的仕様 | |
| トランジスタ | |
| コア |
|
| ソケット | |
| 製品、モデル、バリエーション | |
| モデル |
|
| 歴史 | |
| 前任者 | ネットバースト |
| 後継 | 強化されたPentium M |
| サポート状況 | |
| サポートされていません | |
Pentium 4-M および Mobile Pentium 4 がリリースされると、新しいモバイル NetBurst プロセッサはモバイル コンピューティングには適していないことがすぐにわかりました。NetBurst ベースのプロセッサは、その前身である P6 プロセッサに比べて、クロックあたりまたはワットあたりの効率が悪かったのです。モバイル Pentium 4 プロセッサは、パフォーマンス上の大きな利点がないにもかかわらず、Pentium III-M プロセッサよりもずっと熱くなりました。その非効率性は、冷却システムの複雑さだけでなく、非常に重要なバッテリ寿命にも影響しました。Intel は、この市場セグメントに最適な設計を設計図から作り直しました。その結果、Pentium Mと呼ばれる最新の P6 設計が生まれました。
デザイン概要[6]
- クアッド ポンプフロントサイド バス。初期の Banias コアでは、Intel は Pentium 4 で初めて使用された 400 MT/s FSB を採用しました。Dothan コアは、Pentium 4 の進化に従って 533 MT/s FSB に移行しました。
- より大きなL1/L2 キャッシュ。すべてのモデルで L1 キャッシュが前モデルの 32 KB から現在の 64 KB に増加しました。当初は Banias コアの L2 キャッシュは 1 MB でしたが、その後 Dothan コアでは 2 MB になりました。スリープ状態から象限セレクターによってキャッシュが動的にアクティブ化されます。
- SSE2ストリーミングSIMD拡張命令 2 のサポート。
- パイプライン ステージを長くすることなくクロック速度を高速化できる 10 または 12 ステージの拡張命令パイプライン。Pentium Pro/II/III の 14 ステージから短縮されました。
- 専用のレジスタスタック管理。
- 分岐予測テーブルにグローバル履歴、間接予測、ループ予測を追加します。ローカル予測を削除します。
- マイクロオペレーション デコードユニットによって仲介される特定のサブ命令の融合。x86 コマンドではマイクロオペレーションが少なくなるため、完了に必要なプロセッササイクルが少なくなります。
Pentium M は、最大負荷時に最大 27 ワット、アイドル時に 4 ～ 5 ワットを消費し、数年間にわたりノートブック向けの最も電力効率の高い x86 プロセッサでした。近代化によってもたらされた処理効率の向上により、1 GHz 以上高いクロックのモバイル Pentium 4 (最速クロックのモバイル Pentium 4 と最速クロックの Pentium M を比較) に匹敵し、はるかに多くのメモリとバス帯域幅を装備しました。[6]
最初の Pentium M ファミリー プロセッサ ("Banias") は内部的に PAE をサポートしていますが、CPUID 情報に PAE サポート フラグが表示されません。そのため、一部のオペレーティング システム (主に Linux ディストリビューション) はカーネルに PAE サポートが必要なため、このようなプロセッサでの起動を拒否します。[7] Windows 8以降も同様の理由でこれらのプロセッサでの起動を拒否します。適切に動作させるには PAE サポートが特に必要だからです。[8]
バニアス/ドーサン変種
P6 バリアント拡張 Pentium M
| 一般情報 | |
|---|---|
| 発売 | 2006 |
| パフォーマンス | |
| 最大CPU クロックレート | 1.06GHz～2.33GHz |
| FSB速度 | 533 MT/秒から 667 MT/秒 |
| キャッシュ | |
| L1キャッシュ | 64KB |
| L2キャッシュ | 1 MB ～ 2 MB 2 MB (Xeon) |
| アーキテクチャと分類 | |
| マイクロアーキテクチャ | P6 |
| 命令セット | x86-16、IA-32 |
| 拡張機能 | |
| 物理的仕様 | |
| トランジスタ |
|
| コア |
|
| ソケット | |
| 製品、モデル、バリエーション | |
| モデル |
|
| 歴史 | |
| 前任者 | ペンティアムM |
| 後継 | インテル コア |
| サポート状況 | |
| サポートされていません | |
Yonah CPU は、2006 年 1 月にCoreブランドで発売されました。シングル コアとデュアル コアのモバイル バージョンは、Core Solo、Core Duo、Pentium Dual-Coreブランドで販売され、サーバー バージョンはXeon LVとしてリリースされました。これらのプロセッサは、次の機能を追加することで、 Pentium Mの欠点の一部を部分的に解決しました。
- SSE3 サポート
- 2 MB の共有 L2 キャッシュを備えたシングルおよびデュアルコア テクノロジ (プロセッサ構成の再構築)
- FSB 速度が向上し、FSB は 533 MT/s または 667 MT/s で実行されます。
- 12 ステージの命令パイプライン。
その結果、P6 とそれに続く Core マイクロアーキテクチャの中間に位置する、低電圧専用 CPU の暫定マイクロアーキテクチャが誕生しました。
ヨナの変種
- セレロン M 400 シリーズ
- コアソロ/デュオ
- ペンティアム デュアルコアT2060/T2080/T2130
- Xeon LV/ULV (ソサマン)
後継
2006 年 7 月 27 日、P6 の派生であるCore マイクロアーキテクチャがCore 2プロセッサの形で発表されました。その後、Core マイクロアーキテクチャを搭載したプロセッサが Core 2、Xeon、Pentium、Celeron のブランド名でリリースされました。Core マイクロアーキテクチャは、 FSB を使用する Intel の最後のメインストリーム プロセッサ ラインであり、 Nehalemに基づく以降のすべての Intel プロセッサと、システムの他の部分との通信用の統合メモリ コントローラとQPIまたはDMIバスを備えたそれ以降の Intel マイクロアーキテクチャを備えています。Intel Core プロセッサに対する改善点は次のとおりです。
- より高いクロック速度を可能にする 14 ステージの命令パイプライン。
- 45 nm リソグラフィーで製造されたすべての Core 2 モデルで SSE4.1 をサポートします。
- これまではPentium 4 の最後のアーキテクチャである Prescott プロセッサでのみ提供されていた64 ビットx86-64アーキテクチャのサポート。
- FSB 速度が 533 MT/s から 1600 MT/s に向上しました。
- L2 キャッシュ サイズが拡大され、L2 キャッシュ サイズは 1 MB から 12 MB の範囲になります (Core 2 Duo プロセッサは共有 L2 キャッシュを使用しますが、Core 2 Quad プロセッサでは合計キャッシュの半分が各コア ペアで共有されます)。
- ダイナミック フロント サイド バス スロットリング (一部のモバイル モデル) では、FSB の速度が半分に低下し、結果としてプロセッサの速度も半分に低下します。これにより、プロセッサはスーパー低周波数モードと呼ばれる低消費電力モードに移行し、バッテリー寿命を延ばすことができます。
- 一部のモバイル Core 2 Duo プロセッサではダイナミック アクセラレーション テクノロジー、モバイル Core 2 Quad プロセッサではデュアル ダイナミック アクセラレーション テクノロジーがサポートされています。ダイナミック アクセラレーション テクノロジーにより、CPU は 1 つのプロセッサ コアをオフにしながら、もう 1 つのコアをオーバークロックできます。デュアル ダイナミック アクセラレーション テクノロジーでは、2 つのコアが非アクティブ化され、2 つのコアがオーバークロックされます。この機能は、アプリケーションが Core 2 Duo の場合は 1 つのコアのみ、Core 2 Quad の場合は最大 2 つのコアのみを使用する場合にトリガーされます。オーバークロックは、クロック乗数を 1 増やすことによって実行されます。
これらのチップはすべて技術的にはPentium Proの派生品ですが、そのアーキテクチャは登場以来いくつかの根本的な変化を経ています。[9]
参照
参考文献
- ^ 「Pentium® Pro プロセッサ 150 MHz、166 MHz、180 MHz、200 MHz」(PDF)。Intel Corporation。1995 年 11 月。p. 1。2016 年 4 月 12 日時点のオリジナル(PDF)からアーカイブ。
- ^ Hutchings, Ben (2015 年 9 月 28 日). 「Debian i386 アーキテクチャの i686 をデフォルトにする」. debian-devel (メーリング リスト).
- ^ Gwennap, Linley (1995 年 2 月 16 日). 「Intel の P6 は分離されたスカラー設計を採用」(PDF) .マイクロプロセッサ レポート. 9 (2).
- ^ Pentium および Pentium Proプロセッサと関連製品。Intel Corporation。1995 年 12 月。pp. 1– 10。ISBN 1-55512-251-5。
- ^ Brey, Barry (2009). The Intel Microprocessors (PDF) (第 8 版). Upper Saddle River, NJ: Pearson Prentice Hall. p. 754. ISBN 978-0-13-502645-8。
- ^ ab Shimpi、Anand Lal (2004 年 7 月 21 日)。「Intel の 90nm Pentium M 755: Dothan の調査」。AnandTech。
- ^ 「PAE - コミュニティ ヘルプ Wiki」。Ubuntuヘルプ。
- ^ これは計算できません。Pentium II に Windows 10 をインストールできますか? 。YouTube。セクションは 32:35 から始まります。
- ^ 「Pat Gelsinger talk at Stanford, Jun 7th 2006」。2011年6月3日時点のオリジナルよりアーカイブ。