マシンチェックアーキテクチャ

コンピューティングにおいて、マシン チェック アーキテクチャ( MCA ) は、 CPU がオペレーティング システムにハードウェア エラーを報告するIntelおよびAMD のメカニズムです。

Intelの P6 および Pentium 4 ファミリー プロセッサ、AMDの K7 および K8 ファミリー プロセッサ、および Itanium アーキテクチャは、システム バス エラー、ECCエラー、パリティ エラー、キャッシュエラー、およびトランスレーション ルックアサイド バッファエラーなどのハードウェア (マシン) エラーを検出して報告するメカニズムを提供するマシン チェック アーキテクチャを実装しています。これは、マシン チェックを設定するために使用されるモデル固有のレジスタ ( MSR )のセットと、検出されたエラーを記録するために使用される追加の MSR バンクで構成されています。^[1]

• マシンチェック例外(MCE)
• 高可用性(HA)
• 信頼性、可用性、保守性(RAS)
• Windows ハードウェア エラー アーキテクチャ(WHEA)

• Itanium の MCA に関する Microsoft の記事
• マシンチェック処理用の Linux x86 デーモン