Loading article…
Itanium ( / aɪ ˈ teɪ n i ə m / ;アイ- TAY -nee-əm ) は、Intel Itanium アーキテクチャ(以前は IA-64 と呼ばれていました) を実装した、製造中止となった 64 ビット Intel マイクロプロセッサのファミリーです。Itanium アーキテクチャは Hewlett-Packard (HP) で始まり、後にHPとIntelが共同開発しました。2001 年 6 月に発売された当初、Intel はエンタープライズ サーバーと高性能コンピューティングシステム向けにプロセッサを販売していました。コンセプト段階では、エンジニアは「PowerPC を圧倒できる... x86 を駆逐できる」と述べていました。初期の予測では、IA-64 はローエンド サーバーに拡大し、Xeonに取って代わり、最終的にはパーソナル コンピュータに浸透し、最終的には汎用アプリケーションすべてにおいて縮小命令セット コンピューティング(RISC) および複雑命令セット コンピューティング(CISC) アーキテクチャに取って代わるだろうとされていました。
10年の開発期間を経て2001年に初めてリリースされたItaniumの性能は、より確立されたRISCおよびCISCプロセッサと比較して期待外れだった。既存のx86アプリケーションやオペレーティングシステムを実行するためのエミュレーションは特に劣っていた。Itaniumベースのシステムは、HPとその後継企業であるHewlett Packard Enterprise（HPE）がIntegrity Serversラインとして、また他のいくつかのメーカーによって製造された。2008年には、Itaniumはx86-64、Power ISA、SPARCに次いで、エンタープライズクラスのシステムで4番目に多く採用されたマイクロプロセッサアーキテクチャとなった。[ 6 ]
2017年2月、インテルは最終世代のKittsonをテスト顧客向けにリリースし、5月には量産出荷を開始した。[ 7 ] [ 8 ]これはHPEのミッションクリティカルサーバーでのみ使用された。
2019年、インテルは、イタニウムの新規注文を2020年1月30日まで受け付け、出荷を2021年7月29日までに終了すると発表した。[ 5 ]これは予定通りに行われた。[ 9 ]
Itanium はエンタープライズ サーバーや高性能コンピューティング システム以外ではあまり売れず、最終的には競合の AMD のx86-64 (AMD64 とも呼ばれる) アーキテクチャに取って代わられました。x86-64 は 32 ビット x86 アーキテクチャの互換性のある拡張で、たとえば Intel の Xeon ラインやAMDのOpteronラインで実装されています。2009 年までに、ほとんどのサーバーは x86-64 プロセッサを搭載して出荷され、Itanium が当初ターゲットとしていなかった低価格のデスクトップおよびラップトップ市場を支配しています。[ 10 ]「Intel の Itanium はついに死んだ: Itanium は x86 の巨大な力に沈められた」と題された記事で Techspot は「Itanium の約束は、レガシー 32 ビット サポートの欠如と、ソフトウェアの作成と保守のためのアーキテクチャでの作業の難しさによって沈められた」と述べ、単一の支配的なISAの夢は AMD64 拡張によって実現されるだろうと述べています。[ 11 ]
1989年、HPは、動的な依存関係チェックと正確な例外処理の必要性から、1サイクルあたり複数の命令を実行するために必要な複雑さが大幅に増加したことにより、RISC（Reduced Instruction Set Computer ）アーキテクチャの予想される限界を超えるアーキテクチャの研究を開始しました。[ c ] HPは、超長命令語（VLIW）コンピューティングの先駆者であるCydromeのBob RauとMultiflowのJosh Fisherを雇いました。1つのVLIW命令語には、独立している複数の命令を含めることができ、独立性を評価することなく並列に実行できます。コンパイラは、同時に実行できる有効な命令の組み合わせを見つけようとし、従来のスーパースカラプロセッサが実行時にハードウェアで行う必要があった命令スケジューリングを効果的に実行します。
HPの研究者たちは、従来のVLIWを改良し、後に明示的並列命令コンピューティング（EPIC）と呼ばれる新しいタイプのアーキテクチャを開発しました。EPICは、3つの命令のバンドル内およびバンドル間でどの命令が独立しているかを示すテンプレートビットを備えているため、複数のバンドルを明示的に並列実行でき、再コンパイルの必要なくプロセッサの発行幅を増やすことができます。また、命令の予測により分岐の必要性を減らし、完全なインターロックにより遅延スロットを排除しています。EPICでは、従来のVLIWとは異なり、実行ユニットの命令への割り当てと発行のタイミングをハードウェアで決定できます。HPは、これらの機能をPA-RISC ISAの後継として計画されていたPA-WideWordで使用することを意図していました。EPICは、シリコン面積と電力の効率的な使用と汎用的な柔軟性との間で最適なバランスを提供することを目的としていました。[ 13 ] [ 14 ] 1993年、HPはRISCとEPICタイプの最適な（シミュレーションによる）マイクロアーキテクチャを設計する社内コンペを開催し、それぞれジェリー・ハックとラジブ・グプタが主導した。EPICチームがRISCチームの2倍以上のシミュレーション性能で優勝した。[ 15 ]
同時に、インテルはより優れたISAを作る方法も模索していました。1989年、インテルはワークステーション、サーバー、 iPSCおよびParagonスーパーコンピュータ向けにi860を発表しました。i860は、通常の1サイクルあたり1命令のモードと、依存関係チェックを行わずに同じサイクルで実行するために命令ペアを明示的に並列として定義するモードを切り替えることができる点で、他のRISCとは異なっていました。もう1つの特徴は、従来の浮動小数点命令と比較してスループットを3倍にできる、露出浮動小数点パイプラインの命令でした。これらの機能はどちらも、コンパイラがサポートしていなかったため、ほとんど使用されませんでした。この問題は、後にItaniumでも課題となりました。これらの機能がなければ、i860の並列性（したがってパフォーマンス）は他のRISCよりも優れておらず、市場で失敗しました。Itaniumは、i860よりも柔軟な明示的並列性を採用することになります。[ 16 ]
1993 年 11 月、HP は Intel に接触し、革新的な将来のアーキテクチャに関する協力を求めました。[ 17 ] [ 19 ]当時、Intel は P7 というコードネームのプロセッサで x86 を 64 ビットに拡張することを検討していましたが、これは困難でした。[ 20 ]後に Intel は、4 つの異なる設計チームが 64 ビット拡張を検討したが、いずれも経済的に実現不可能であると結論付けたと主張しました。[ 21 ] HP との会合で、Jerry Huck とRajiv Gupta がPA-RISC の後継として設計した PA-WideWord アーキテクチャを発表したとき、Intel のエンジニアは感銘を受けました。「WideWord を見たとき、私たちが検討していた多くのことが、すでに完全な形で実現されているのを見ました」と、 1994 年に Merced のチーフ アーキテクトとなり、以前は P7 で x86 を拡張することに反対していた Intel のJohn Crawfordは述べています。 HPのグプタ氏はこう回想している。「私はアルバート・ユー（インテルのマイクロプロセッサ担当ゼネラルマネージャー）の目を見て、PowerPCを圧倒できること、PowerPCを倒せること、x86を倒せることを彼に示しました。」[ 22 ]まもなくインテルとHPはHPのオフィスで詳細な技術協議を開始し、両社それぞれに6人ずつ[ 25 ]のエンジニアが参加し、両社の機密のアーキテクチャ研究を交換して議論した。そして、PA-WideWordだけでなく、より実験的なHP Labs PlayDohも共同の将来のアーキテクチャのソースとして使用することに決定した。[ 12 ] [ 26 ]新しいプロジェクトの優位性を確信したインテルは、1994年に既存のP7計画を中止した。
1994 年 6 月、インテルと HP は、ワイド ワードと VLIW の考え方を採用した新しい ISA を共同で開発すると発表した。Yu 氏は、「もし私が競合相手だったら、本当に心配になるだろう。将来性があると思っているなら、それは間違いだ」と述べた。 [ 22 ] P7 の将来について、インテルは、この提携が P7 に影響を与えるだろうが、「新しいアーキテクチャを完全に包含するかどうかは不明」だと述べた。[ 27 ] [ 28 ] 同月の後半、インテルは、新しいアーキテクチャの最初の機能の一部が、P7 という早い段階でインテル チップに現れ始めるが、完全なバージョンは後日登場するだろうと述べた。[ 29 ] 1994 年 8 月、EE Timesは、インテルが投資家に対し、P7 は再評価されており、HP プロセッサを優先してキャンセルされる可能性があると伝えたと報じた。インテルはすぐに釈明し、P7 はまだ定義中であり、HP がそのアーキテクチャに貢献する可能性があると述べた。 1996年初頭までに、インテルは新しいコードネーム「Merced」を明らかにした。[ 30 ] [ 31 ]
HPは、自社のような個々のエンタープライズシステム企業が独自のマイクロプロセッサを開発することはもはや費用対効果が高くないと考え、1994年にインテルと提携してEPICから派生したIA-64アーキテクチャを開発しました。インテルは、結果として得られるマイクロプロセッサがエンタープライズシステムメーカーの大多数で使用されることを期待して、IA-64の大規模な開発作業を引き受ける意思がありました。HPとインテルは、1998年に最初の製品であるMercedを出荷することを目標に、大規模な共同開発作業を開始しました。[ 14 ]
Merced は 500 人のチームによって設計されましたが、Intel は後に、そのチームは経験不足で、多くの大学卒業生がいたことを認めました。Crawford (Intel) がチーフアーキテクトで、Huck (HP) がセカンドアーキテクトを務めました。開発の初期段階で、HP と Intel は意見の相違があり、Intel は浮動小数点命令用に専用ハードウェアを増やしたいと考えていました。HP は、Intel のPentiumに浮動小数点ハードウェアのバグが見つかったことで勝利しました。Merced が 1996 年半ばに初めてフロアプランが作成されたとき、それは大きすぎることが判明し、「これは私がこれまで見た中で最もひどいものだった」と Crawford は述べています。設計者は、x86 ユニットや L2 キャッシュを 96 KB に削減するなど、サブシステムの複雑さ (したがってパフォーマンス) を削減する必要がありました。[ d ]最終的に、目標のサイズは、意図していた250 nmプロセスではなく180 nmプロセスを使用することによってのみ達成できるという合意に至りました。 Mercedは1999年7月4日にテープアウトされ、8月にはインテルが最初の完全なテストチップを製造した。[ 22 ]
Merced に対する期待は、遅延や性能上の欠陥が明らかになるにつれて徐々に薄れ、成功の焦点と責任は、コードネームMcKinleyと呼ばれる HP 主導の 2 番目の Itanium 設計に移った。1997 年 7 月、 180 nm プロセスへの切り替えにより、Merced は 1999 年後半に延期された。[ 32 ] 1997 年 10 月にマイクロプロセッサ フォーラムでEPICが発表される直前、マイクロプロセッサ レポートのアナリストは、Itanium は「2001 年まで競争力のある性能を示さないだろう。性能が示されるには、チップの 2 番目のバージョンが必要になるだろう」と述べた。[ 33 ]フォーラムで、インテルのFred Pollack は、Merced と同じ 180 nm プロセスを使用しながら、Merced の性能を 2 倍にして「度肝を抜かれる」だろうと述べ、「McKinley を待て」というスローガンを生み出した。[ 34 ] [ 35 ] [ 36 ]ポラック氏はまた、Mercedのx86のパフォーマンスは最速のx86プロセッサよりも低く、x86は「過去の成長率で成長を続けるだろう」と述べた。[ 34 ]インテルは、IA-64は今後5～10年間は消費者市場であまり存在感を示さないだろうと述べた。[ 37 ]
後に、HPが1996年にMcKinleyの設計を開始した動機は、Mercedのパフォーマンスとスケジュールに影響を与える問題を回避するためにプロジェクトをよりコントロールすることだったと報告された。[ 38 ] [ 39 ]設計チームは1997年にMcKinleyのプロジェクト目標を確定した。[ 40 ] 1998年5月下旬、Mercedは2000年中頃に延期され、1998年8月までにアナリストは、McKinleyが2倍のパフォーマンスで間もなく登場することを考えると、Mercedの商業的実現可能性に疑問を呈し始めた。遅延によりMercedはItaniumエコシステムの開発用車両に成り下がっていた。「McKinleyを待つ」という話が広まりつつあった。[ 41 ]同日、遅延のためHPはPA-RISC PA-8000シリーズプロセッサのラインをPA-8500からPA-8900まで拡張すると報告された。[ 42 ] 1998年10月、HPはPA-RISCプロセッサの4世代にわたる開発計画を発表し、PA-8900は2003年に1.2GHzに達する予定であると発表した。[ 43 ]
1999年3月までに、一部のアナリストはMercedが2001年にようやく量産出荷されると予想したが、ほとんどの顧客がMcKinleyを待つため、その量は少ないと広く予想されていた。[ 38 ] 1999年5月、Mercedのテープアウトの2か月前に、あるアナリストは7月までにテープアウトできなければ、さらに遅延が生じると述べた。[ 44 ] 1999年7月、最初のシリコンが8月下旬に製造されるという報告を受けて、アナリストは2000年後半への遅延を予測し、Mercedは主にIA-64ソフトウェアのデバッグとテストに使用されるという点で意見が一致した。MPRのLinley GwennapはMercedについて、「現時点では、誰もが遅れてゆっくりとしたペースで進むと予想しており、真の進歩はMcKinleyからもたらされるだろう。これはMcKinleyとそのチームに大きなプレッシャーを与えることになる」と述べた。[ 45 ]当時、インテルはMercedの初期価格が5000ドルであることを明らかにしていた。[ 46 ] 1999年8月、HPは顧客の一部にMercedをスキップしてMcKinleyを待つように助言した。[ 47 ] 2000年7月までに、HPは報道陣に対し、最初のItaniumシステムはニッチな用途向けであり、「数年間はこれをデータセンターの近くに置くことはないだろう」と語った。HPは、ItaniumシステムがPA-RISCシステムを上回るのは2005年になると予想していた。[ 48 ]同じ7月、インテルはバグを修正するための段階的な変更により、さらに遅延すると発表した。その年は「パイロットシステム」のみが出荷され、一般販売は「2001年前半」に延期された。サーバーメーカーはMercedベースのシステムの研究開発への支出をほぼ放棄し、代わりにインテルの設計によるマザーボードまたはサーバー全体を使用していた。幅広いエコシステムを促進するため、インテルは2000年半ばまでに5,000台のシステムに15,000個のItaniumをソフトウェア開発者とハードウェア設計者に提供した。[ 49 ] 2001年3月、インテルはItaniumシステムが第2四半期に顧客への出荷を開始し、その後、同年後半にさらに広く展開されると発表した。その時点でインテル自身も、多くの顧客がMcKinleyを待つだろうと公に認めていた。[ 50 ]
開発中、インテル、HP、および業界アナリストは、IA-64 がまず 64 ビット サーバーおよびワークステーションで主流となり、次にローエンド サーバーに拡大して Xeon に取って代わり、最終的にはパーソナル コンピュータに浸透し、最終的にはすべての汎用アプリケーションで RISC および複雑命令セット コンピューティング(CISC) アーキテクチャに取って代わるだろうと予測したが、インテルによれば、x86 は「当面の間」は置き換えられないだろう。[ 53 ] [ 15 ] [ 54 ] [ 55 ] [ 56 ] [ 57 ] 1997～1998 年、インテルの CEOアンディ グローブは、Itanium が発売後 4 ～ 5 年はデスクトップ コンピュータには搭載されないだろうと予測し、「Merced が 10 年以内に主流のデスクトップに搭載されるとは思わない」と述べた。[ 58 ] [ 15 ]対照的に、Itanium は 2002 年に 64 ビット サーバー市場の 70% を獲得すると予想されていた。[ 59 ] 1998 年にはすでに、Itanium がコンピューター市場のハイエンドに注力していることが、ローエンド市場セグメントから拡大する挑戦者に対して脆弱であると批判されていたが、コンピューター業界の多くの人々は Intel の報復を恐れて、Itanium について疑問を呈することを恐れていた。[ 15 ] CompaqとSilicon Graphics は、それぞれAlphaとMIPSアーキテクチャのさらなる開発を断念し、IA-64 への移行を優先することにした。[ 60 ]
Microsoft Windows、OpenVMS、Linux、HP-UX、Solaris、[ 61 ] [ 62 ] [ 63 ] Tru64 UNIX、[ 60 ]およびMonterey/64 [ 64 ]など、いくつかのグループがこのアーキテクチャ向けにオペレーティングシステムを移植しました。 後者の 3 つは市場に出回る前にキャンセルされました。1997 年までに、IA-64 アーキテクチャとコンパイラの実装は当初考えられていたよりもはるかに難しいことが明らかになり、Merced の納期は遅れ始めました。[ 45 ]
Intelは1999年10月4日にプロセッサの正式名称をItaniumと発表した。 [ 65 ]数時間後にはUsenetニュースグループでItanicという名前が作られ、 1912年の処女航海で沈没した「不沈」の豪華客船RMSタイタニック号にちなんでいた。 [ 66 ]その後、「Itanic」はThe Register [ 67 ]や他のメディア[ 68 ] [ 69 ] [ 70 ]によって頻繁に使用され、 Itaniumへの数十億ドルの投資とそれに伴う初期の誇大宣伝の後には、比較的すぐにその終焉が訪れることを示唆した。
Intelはパートナーに40,000個のチップをサンプル提供した後、2001年5月29日にItaniumを発表し、HP、IBM、Dellの最初のOEMシステムが6月に顧客に出荷されました。[ 72 ] [ 73 ]この時点では、Itaniumのパフォーマンスは競合するRISCおよびCISCプロセッサよりも優れていませんでした。[ 74 ] Itaniumは、ローエンド（主に4CPU以下のシステム）ではx86プロセッサベースのサーバーと、ハイエンドではIBM POWERおよびSun Microsystems SPARCプロセッサと競合していました。Intelは、ハイエンドのビジネスおよびHPCコンピューティング市場に焦点を当てるようにItaniumを再配置し、 x86の成功した「水平」市場（つまり、単一のアーキテクチャ、複数のシステムベンダー）を再現しようとしました。この最初のプロセッサバージョンの成功は、HPシステムのPA-RISC 、 CompaqシステムのAlpha 、 SGIシステムのMIPSの置き換えに限られていましたが、IBMもこのプロセッサをベースにしたスーパーコンピュータを提供しました。[ 75 ] POWERとSPARCは依然として強力であり、32ビットx86アーキテクチャは、膨大なインストールベースによって促進される規模の経済性に基づいて、エンタープライズ分野に成長し続けました。
オリジナルのMerced Itaniumプロセッサを使用したシステムは、性能が比較的低く、コストが高く、ソフトウェアの入手が限られていたため、わずか数千台しか販売されませんでした。[ 76 ]ソフトウェアの不足が将来深刻な問題になる可能性があることを認識したIntelは、開発を促進するために、これらの初期システムを数千台独立系ソフトウェアベンダー（ISV）に提供しました。HPとIntelは、 1年後に次世代のItanium 2プロセッサを市場に投入しました。Mercedのマイクロアーキテクチャ機能のうち、16+16KBのL1キャッシュサイズや6幅（2バンドル）の命令デコードなど、後続のすべてのItanium設計に引き継がれたものはほとんどありませんでした。
Itanium 2プロセッサは 2002 年 7 月にリリースされ、ハイエンド コンピューティング全般ではなく、エンタープライズ サーバー向けに販売されました。最初の Itanium 2 (コードネームMcKinley ) は、HP と Intel が共同で開発し、コロラド州フォート コリンズの HP チームが主導し、 2000 年 12 月にテープアウトしました。このプロセッサは、主に非効率なメモリ サブシステムが原因だったオリジナルの Itanium プロセッサのパフォーマンスの問題の多くを解消し、3 つのキャッシュ レベルのそれぞれのレイテンシを約半分にし、フィル帯域幅を 2 倍にし、L2 キャッシュを 96 KB から 256 KB に拡張しました。浮動小数点データは L1 キャッシュから除外されています。これは、L2 キャッシュの帯域幅が広い方が、一般的な浮動小数点アプリケーションにとって低レイテンシよりも有利であるためです。L3 キャッシュは、別のダイではなくチップ上に統合され、アソシアティビティが 3 倍、バス幅が 2 倍になりました。マッキンリーは、メルセドの10段に対してパイプラインステージが8段しかないにもかかわらず、VLIWバンドル内の可能な命令の組み合わせの数を大幅に増やし、25%高い周波数に達します。[ 81 ] [ 40 ]
McKinleyは2億2100万個のトランジスタ（うち2500万個はロジック用、1億8100万個はL3キャッシュ用）を搭載し、19.5 mm x 21.6 mm（421 mm 2）のサイズで 、6層のアルミニウムメタライゼーションを備えた180 nmバルクCMOSプロセスで製造されました。[ 82 ] [ 83 ] [ 84 ] 2003年5月、一部のMcKinleyプロセッサでクリティカルパスエラーが発生し、システムがクラッシュする可能性があることが公表されました。これは、プロセッサの周波数を元の1 GHzから800 MHzに下げることで回避できます。[ 85 ]
2003年、AMDは独自の64ビットアーキテクチャであるAMD64を実装したOpteron CPUをリリースした。Opteronはx86からの容易なアップグレードを提供したため、エンタープライズサーバー分野で急速に受け入れられた。Microsoftの影響を受けて、Intelは2004年にXeonマイクロプロセッサにAMDのx86-64命令セットアーキテクチャ（IA-64ではなく）を実装することで対応し、業界全体の新たな事実上の標準となった。[ 60 ]
2003年、インテルはコードネーム「Madison」と呼ばれる新しいItanium 2ファミリーをリリースしました。当初は最大1.5GHzの周波数と6MBのL3キャッシュを搭載していました。 2004年11月にリリースされたMadison 9Mチップは、9MBのL3キャッシュと最大1.6GHzの周波数を備え、2005年7月には1.67GHzに達しました。どちらのチップも130nmプロセスを採用しており、2006年7月にMontecitoがリリースされるまで、すべての新しいItaniumプロセッサのベースとなりました。具体的には、Deerfieldは低消費電力のMadisonであり、Fanwoodは1つまたは2つのCPUソケットを備えたローエンドサーバー向けのMadison 9Mのバージョンでした。
2005年11月、主要なItaniumサーバーメーカーは、Intelおよび多数のソフトウェアベンダーと共同で、アーキテクチャの普及とソフトウェア移植作業の加速を目的としたItanium Solutions Allianceを結成した。[ 86 ] 同アライアンスは、加盟企業が10年以内にItanium Solutions Allianceに100億ドルを投資すると発表した。[ 87 ]
2003 年初頭、IBM のデュアルコアPOWER4の成功により、インテルは、コードネームMontecitoと呼ばれる最初の90 nm Itanium プロセッサをデュアルコアに変更し、 Chivanoプロジェクトと統合するために、2005 年まで延期すると発表した。[ 89 ] [ 90 ] 2004 年 9 月、インテルは動作する Montecito システムを実証し、ハイパースレッディングの組み込みによりMontecito のパフォーマンスが 10～20% 向上し、周波数が 2 GHz に達する可能性があると主張した。[ 91 ] [ 92 ] 2006 年半ばまで延期され、周波数が 1.6 GHz に低下した後、[ 93 ] 7 月 18 日に Intel はMontecito ( Itanium 2 9000シリーズとして販売) を出荷しました。これは、スイッチ オン イベント マルチスレッドと分割された 256 KB + 1 MB L2 キャッシュを備えたデュアル コアプロセッサで、パフォーマンスがほぼ 2 倍になり、エネルギー消費が約 20 パーセント減少しました。[ 94 ] 596 mm² のダイ サイズと 17.2 億個のトランジスタを備え、当時最大のマイクロ プロセッサでした。非常に高度な周波数レギュレータであるFoxton Technology を搭載する予定でしたが、検証に合格しなかったため、顧客向けに有効化されませんでした。
Intel は2007 年 11 月に、コードネームMontvale のItanium 9100シリーズをリリースし、 「Itanium 2」ブランドを廃止しました。[ 95 ]当初は65 nm プロセスを使用する予定でしたが、[ 96 ] Montecito の修正版に変更され、Montecito 用に意図されていたデマンド ベースのスイッチング ( EISTなど) と最大 667 MT/s のフロントサイド バス、さらにコア レベルのロック ステップが実現しました。[ 91 ] Montecito と Montvale は、 Hewlett-Packardのフォート コリンズのエンジニアリング チームの設計が重要な役割を果たした最後の Itanium プロセッサでした。このチームはその後 Intel の所有となりました。[ 97 ]
2 コアを超える最初の Itanium の元のコード名は Tanglewood でしたが、商標の問題により 2003 年後半に Tukwila に変更されました。[ 99 ] [ 100 ] Intel は、Madison の 10 倍のパフォーマンスを実現する Montecito の後継となる「10 年半ばの Itanium」について議論しました。[ 101 ] [ 90 ]これは有名なDEC Alphaチームによって設計されており、8 つの新しいマルチスレッドに特化したコアを持つと予想されていました。Intel は「2 個よりはるかに多い」コアと Madison の 7 倍以上のパフォーマンスを主張しました。[ 102 ] [ 103 ] [ 104 ] 2004 年初頭、Intel は「2007 年までにプラットフォーム コストを同等にして Intel Xeon プロセッサ ファミリーの最大 2 倍のパフォーマンスを実現する計画」について語りました。[ 105 ] 2005 年初頭までに、Tukwila は再定義され、コア数は減少したものの、シングルスレッド性能とマルチプロセッサのスケーラビリティに重点を置くようになった。[ 106 ]
2005 年 3 月、インテルは Montvale に続く次の Itanium プロセッサである Tukwila の詳細を一部公開し、2007 年にリリースすることを明らかにした。Tukwila は4 つのプロセッサ コアを持ち、Itanium バスを新しい共通システム インターフェイスに置き換え、新しい Xeon プロセッサでも使用される予定だった。[ 107 ] Tukwila は、コードネームWhitefieldと呼ばれる Xeon との「共通プラットフォーム アーキテクチャ」を持つ予定だったが、[ 96 ] 2005 年 10 月にキャンセルされ、[ 108 ]インテルは Tukwila の出荷日を 2008 年後半に変更した。 [ 109 ] 2009 年 5 月、Tukwila のスケジュールが再び変更され、OEM へのリリースは 2010 年の第 1 四半期に予定された。[ 110 ]コードネームTukwilaと呼ばれる Itanium 9300シリーズ プロセッサは、パフォーマンスとメモリ容量が向上し、2010 年 2 月 8 日にリリースされた。[ 111 ]
このデバイスは65nm プロセスを採用し、2～4個のコア、最大24MBのオンダイキャッシュ、ハイパースレッディング技術、統合メモリコントローラを備えています。メモリエラーの修正に役立つダブルデバイスデータ訂正を実装しています。Tukwilaは、Itaniumバスベースのアーキテクチャに代わるものとして、 Intel QuickPath Interconnect（QPI）も実装しています。プロセッサ間帯域幅のピークは96GB /s、メモリ帯域幅のピークは34GB /sです。QuickPathでは、プロセッサにメモリコントローラが統合されており、メモリと直接インターフェースし、QPIインターフェースを使用して他のプロセッサやI/Oハブに直接接続します。QuickPathは、Nehalemマイクロアーキテクチャを使用するIntel x86-64プロセッサでも使用されており、これによりTukwilaとNehalemが同じチップセットを使用できるようになった可能性があります。[ 112 ] Tukwila は 2 つのメモリコントローラを組み込んでおり、それぞれがスケーラブルメモリバッファへの 2 つのリンクを持ち、それが複数のDDR3 DIMMをサポートしています。[ 113 ]これは、コードネームBeckton と呼ばれる Nehalem ベースの Xeon プロセッサとよく似ています。[ 114 ]
2012年のヒューレット・パッカード対オラクル社のサポート訴訟において、サンタクララ郡裁判所の判事によって公開された裁判文書により、ヒューレット・パッカードが2008年にインテルに約4億4000万ドルを支払い、2009年から2014年までイタニウムマイクロプロセッサの製造と更新を継続していたことが明らかになった。2010年には、両社はさらに2億5000万ドルの契約を締結し、インテルは2017年までHPのマシン向けにイタニウムCPUの製造を継続する義務を負った。契約条件に基づき、HPはインテルから入手するチップの代金を支払わなければならず、インテルはプラットフォームのパフォーマンスを徐々に向上させるために、Tukwila、Poulson、Kittson、Kittson+チップを発売した。[ 115 ] [ 116 ]
Intelは2005年3月1日、Spring IDFでPoulsonについて初めて言及した。[ 117 ] 2007年6月、IntelはPoulsonが45nmプロセスをスキップして32nmプロセス技術を使用すると発表した。[ 118 ]これは、 Itaniumの遅延により 90nmで65nmおよび45nmプロセッサと競合することになったため、追いつくために必要だった。
ISSCC 2011で、インテルは「ミッションクリティカル サーバー向け 32nm 31 億トランジスタ 12 ワイド発行 Itanium プロセッサ」という論文を発表しました。[ 119 ] [ 120 ]アナリストの David Kanter 氏は、Poulson 氏が、シングル スレッドとマルチスレッドのワークロードのパフォーマンスを向上させるために、最大 2 つのスレッドを使用するより高度な形式のマルチスレッドを備えた新しいマイクロ アーキテクチャを使用するだろうと推測しました。[ 121 ] Hot Chips カンファレンスでもいくつかの情報が公開されました。[ 122 ] [ 123 ]
発表された情報によると、マルチスレッド処理の改善、耐障害性の向上（Intel Instruction Replay RAS）、およびいくつかの新しい命令（スレッド優先度、整数命令、キャッシュプリフェッチ、データアクセスヒント）が追加されています。
Poulsonは、 Itanium 9500シリーズのプロセッサとして2012年11月8日にリリースされました。Tukwilaの後継プロセッサです。8つのコアと12ワイドの発行アーキテクチャ、マルチスレッド機能の強化、特に仮想化における並列性を活用するための新しい命令を備えています。[ 112 ] [ 124 ] [ 125 ] PoulsonのL3キャッシュサイズは32MBで 、以前のように分割されておらず、すべてのコアで共通です。L2キャッシュサイズは、コアあたり6MB 、 512IKB 、256DKBです。[ 119 ]ダイサイズは544mm²で、前身のTukwila（698.75mm² ）よりも小さくなっています。[ 126 ] [ 127 ]
Intelの製品変更通知（PCN）111456-01には、Itanium 9500シリーズCPUの4つのモデルが記載されていましたが、後に改訂版の文書で削除されました。[ 128 ]これらの部品は後にIntelの材料宣言データシート（MDDS）データベースに記載されました。[ 129 ] Intelは後にItanium 9500リファレンスマニュアルを公開しました。[ 130 ]
Intel は Poulson の後に少なくとももう 1 世代の開発を約束しており、2007 年 6 月 14 日に Kittson について初めて言及しました。[ 118 ] Kittson は 22 nm プロセスで、 Xeon と同じLGA2011ソケットとプラットフォームを使用する予定でした。[ 132 ] [ 133 ] [ 134 ] 2013 年 1 月 31 日に Intel は Kittson の計画を更新し、Poulson と同じLGA1248ソケットと 32 nm プロセスを採用することで、事実上 Itanium プロセッサのさらなる開発を中止すると発表しました。[ 135 ]
2015 年 4 月、インテルは正式な仕様をまだ確認していなかったものの、プロジェクトへの取り組みを継続していることを確認した。[ 136 ]一方、インテルのロードマップでは、積極的なマルチコア Xeon E7 プラットフォームが Itanium ベースのソリューションに取って代わった。[ 137 ] Itanium の主要な推進者であり顧客であったヒューレット・パッカードでさえ、x86ベースのSuperdomeおよびNonStopサーバーの販売を開始し、Itanium ベースのバージョンをレガシー製品として扱い始めた。[ 138 ] [ 139 ]
Intel は2017 年 5 月 11 日にItanium 9700シリーズ プロセッサ ファミリーを正式に発売しました。 [ 140 ] [ 8 ] Kittson は Poulson に比べてマイクロ アーキテクチャの改善はありません。名目上は異なるステッピングですが、機能的には 9500 シリーズと同一で、まったく同じバグも抱えています。唯一の違いは、 9760 と 9750 の周波数がそれぞれ 9560 と 9550 より 133 MHz 高いことです。[ 141 ] [ 142 ]
Intelは、9700シリーズが最後のItaniumチップになると発表しました。[ 7 ] [ 8 ]
モデルは次のとおりです: [ 143 ]
インテルのサーバープロセッサであるXeonファミリーと比較すると、Itaniumは決して大量生産された製品ではなかった。インテルは生産数を公表していないが、ある業界アナリストは2007年の生産ペースは年間20万個のプロセッサだったと推定している。[ 144 ]
Gartner Inc.によると、2007年に全ベンダーが販売したItaniumサーバー（プロセッサではない）の総数は約55,000台でした（クラスタ化されたサーバーが1台のサーバーとしてカウントされるかどうかは不明です）。これは、RISCサーバー（すべてのRISCベンダーに分散）の417,000台、x86サーバーの840万台と比較されます。IDCは、2001年から2007年までに合計184,000台のItaniumベースのシステムが販売されたと報告しています。POWER/SPARC/Itaniumシステム市場全体では、2008年第2四半期にPOWERが42%、SPARCが32%を占め、Itaniumベースのシステムの収益は26%に達したとIDCは報告しています。[ 145 ] IDCのアナリストによると、2007年にはHPがItaniumシステムの収益の約80%を占めた可能性があります。[ 94 ] ガートナーによると、2008 年、HP は Itanium の売上の 95% を占めた。[ 146 ] HP の Itanium システムの売上は、2008 年末には年間 44 億ドルだったが、2009 年末には 35 億ドルに減少した。[ 10 ] 一方、この期間、Sun の UNIX システムの売上は 35% 減少し、IBM は 11% 減少したが、x86-64 サーバーの売上は 14% 増加した。
2012年12月、IDCは、Itaniumサーバーの出荷台数は2016年まで横ばい状態が続き、年間出荷台数は26,000台（2008年の出荷台数と比較して50%以上の減少）になるとの調査レポートを発表した。[ 147 ]
2006年までに、HPはItaniumシステムの少なくとも80%を製造し、2006年の第1四半期には7,200台を販売した。[ 148 ] 販売されたシステムの大部分はエンタープライズサーバーと大規模技術計算用のマシンで、システムあたりの平均販売価格は20万ドルを超えていた。典型的なシステムでは、8個以上のItaniumプロセッサが使用されていた。
2012年までに、Itaniumシステムを提供していたメーカーはHP、Bull、NEC、Inspur、Huaweiなどごく少数にとどまっていた。さらに、IntelはシステムインテグレーターがItaniumシステムを構築するために使用できるシャーシを提供していた。[ 149 ]
2015 年までに、Itanium ベースのシステムを提供していたのは HP のみでした。[ 136 ] 2015 年後半に HP が分割されたとき、Itanium システム ( Integrityというブランド名) [ 150 ]はHewlett Packard Enterprise (HPE)によって扱われ、2017 年にメジャーアップデート (Integrity i6 および HP-UX 11i v3 Update 16) が行われました。HPE は、Windows Server 2008 R2 まで、Linux、OpenVMS、Tandem NonStopなど、他のいくつかのオペレーティングシステムもサポートしています。Itanium はSpectreやMeltdown のセキュリティ脆弱性の影響を受けません。[ 151 ]
9300 シリーズ ( Tukwila ) より前は、チップセットへのフロントサイドバスがプロセッサへの唯一の動作接続であったため、メインメモリと I/O デバイスに接続するためにチップセットが必要でした。[ e ]バスには 2 世代存在しました。最初のItanium プロセッサ システム バス(別名Merced バス) は 64 ビットのデータ幅と 133 MHz のクロック、 DDR (266 MT/s) を備えていましたが、すぐに 128 ビット 200 MHz DDR (400 MT/s)のItanium 2 プロセッサ システム バス(別名McKinley バス) に取って代わられ、後に 533 MT/s および 667 MT/s に達しました。 1 つのバスにつき最大 4 つの CPU を使用できましたが、9000 シリーズより前は、400 MT/s を超えるバス速度はバスあたり最大 2 つのプロセッサに制限されていました。[ 152 ] [ 153 ] Itaniumチップセットは4つ以上のソケットに接続できなかったため、ハイエンドサーバーには相互接続された複数のチップセットが必要でした。
「Tukwila」Itaniumプロセッサモデルは、Intel XeonプロセッサEX（4プロセッサ以上のサーバー向けに設計されたIntelのXeonプロセッサ）と共通のチップセットを共有するように設計されていました。その目的は、ItaniumベースとXeonベースの両方のサーバーを開発しているサーバーOEMのシステム開発を効率化し、コストを削減することでした。しかし、2013年にこの目標は「将来の実装機会を評価するため」に延期されました。[ 154 ]
オンチップメモリコントローラやQPIが登場する以前は、エンタープライズサーバーメーカーは、プロセッサとメモリ、相互接続、周辺コントローラを接続するチップセットを設計・開発することで、自社システムを差別化していました。「エンタープライズサーバー」とは、当時収益性の高い市場セグメントであり、高い信頼性、可用性、保守性を備え、通常16個以上のプロセッサソケットを持つハイエンドサーバーを指していました。独自のチップセットを核としたカスタムシステムレベルアーキテクチャを採用することで、2ソケットの「汎用サーバー」では到底実現できない機能を提供し、価格を正当化していました。チップセットの開発には数千万ドルもの費用がかかり、Itaniumの使用には多大な投資が必要でした。
IntelもIBMも、DDR2やPCI Expressなどの新しいテクノロジーをサポートするItanium 2チップセットを開発することはなかった。[ 155 ] 「Tukwila」がFSBから離れる前は、HP、富士通、SGI、NEC、日立などのすべてのItaniumサーバーベンダーが、そのようなテクノロジーをサポートするチップセットを製造していた。
第一世代のItaniumにはベンダー固有のチップセットはなく、10個の異なるチップで構成されるIntelの460GXのみが搭載されていました。最大4つのCPUと、システムバスの帯域幅の2倍である4.2 GB/sで64 GBのメモリをサポートしていました。アドレスとデータは2つの異なるチップによって処理されました。460GXには、AGP X4グラフィックスバス、2つの64ビット66 MHz PCIバス、および構成可能な33 MHzデュアル32ビットまたはシングル64ビットPCIバスがありました。[ 156 ]
Itanium 2 用のカスタム チップセット設計は多数ありましたが、多くの小規模ベンダーは Intel の E8870 チップセットを使用することを選択しました。これは6.4 GB/s で128 GB のDDR SDRAMをサポートします。元々はRambus RDRAMシリアルメモリ用に設計されていましたが、RDRAM が故障したため、Intel は 4 つの DDR SDRAM-to-RDRAM コンバータ チップをチップセットに追加しました。[ 157 ] Intel が以前 Pentium III チップセット 820 および 840 用にこのようなコンバータを作成したときは、パフォーマンスが大幅に低下しました。[ 158 ] [ 159 ] E8870 は 8 つの 133 MHz PCI-Xバス (ボトルネックのため合計 4.2 GB/s) と6 つのUSB 2.0ポートを備えたICH4ハブを提供します。 2 つの E8870 は、それぞれ 1MB (~200,000 キャッシュ ライン) のスヌープ フィルタを含む 2 つの E8870SP スケーラビリティ ポート スイッチによってリンクされ、メモリと PCI-X 容量が 2 倍になった 8 ソケット システムを作成できますが、ICH4 は 1 つだけです。さらに 16 ソケットへの拡張が計画されていました。[ 160 ] [ 161 ] [ 162 ] 2004 年に Intel は、 PCI-eとDDR2メモリをサポートする次世代の Itanium チップセット (コードネームBayshore)の計画を発表しましたが、同年中に中止しました。[ 163 ] [ 155 ]
HP は Itanium 2 用に zx1、sx1000、zx2、sx2000 の 4 種類のチップセットを設計しました。いずれもチップセットごとに 4 つのソケットをサポートしていますが、sx1000 と sx2000 は最大 16 個のチップセットを相互接続して最大 64 個のソケット システムを構築できます。2001 年 2 月に最初の Itanium 2 を起動した Itanium 2 の開発と共同で開発されたzx1は、利用可能な最初の Itanium 2 チップセットとなり、その後 2004 年に 533 MT/s FSB をサポートする最初のチップセットにもなりました。基本的な 2 チップ バージョンでは、 DDR-266メモリの 4 チャネルを直接提供し、8.5 GB/s の帯域幅と 32 GB の容量 (12 個の DIMM スロット経由) を実現します。[ 165 ]メモリ拡張ボードを備えたバージョンでは、メモリ帯域幅は 12.8 GB/s に達し、初期の 2 枚のボード 48 DIMM 拡張ボードの最大容量は 96 GB、後の 1 枚のボード 32 DIMM 拡張ボードでは最大 128 GB でした。拡張ボードにより、メモリのレイテンシは 80 ns から 25 ナノ秒増加します。 8 つの独立したリンクが PCI-X およびその他の周辺機器 (ワークステーションのAGPなど) に接続され、合計で 4 GB/s になります。[ 166 ] [ 167 ]
HP初のハイエンドItaniumチップセットはsx1000で、2003年半ばにIntegrity Superdomeフラッグシップサーバーとともに発売されました。このチップセットは、2つの独立したフロントサイドバスを備え、各バスは2つのソケットをサポートし、プロセッサからチップセットまで合計12.8 GB/sの帯域幅を提供します。データ専用メモリバッファへのリンクは4つあり、HP設計の125 MHzメモリを64 GB、16 GB/sでサポートします。上記のコンポーネントは、セルと呼ばれるシステムボードを構成します。2つのセルを直接接続して、8ソケットの接着剤不要システムを作成できます。4つのセルを接続するには、8ポートのクロスバースイッチのペアが必要で（セル間のメモリアクセスに64 nsが加算されます）、16セル（64ソケット）の最上位システムでは、このようなクロスバースイッチのペアが4つ必要で、32 GB/sのバイセクション帯域幅が得られます。セルはインメモリディレクトリを介してキャッシュコヒーレンスを維持するため、最小メモリレイテンシは 241 ns になります。最も遠い ( NUMA ) メモリへのレイテンシは 463 ns です。各 I/O サブシステムに 8 GB/s 相当の PCI-X バスが存在するにもかかわらず、セルごとの I/O サブシステムへの帯域幅は 2 GB/s です。[ 168 ] [ 169 ] [ 170 ]
HP は 2006 年 3 月に sx1000 の後継として sx2000 を発表しました。 2 つの FSB は 533 MT/s で動作します。 17 GB/s で最大 128 GB のメモリをサポートします。 メモリはDDR2プロトコルを使用する HP のカスタム設計ですが、標準モジュールの 2 倍の高さがあり、冗長なアドレスおよび制御信号接点を備えています。 チップセット間の通信には、各 sx2000 に 3 つのシリアルリンクを介して 25.5 GB/s が利用可能で、3 つの独立したクロスバーのセットに接続でき、他のセルまたは最大 3 つの他の 3 つのクロスバーのセットに接続できます。 マルチ セル構成は sx1000 と同じですが、クロスバーのセットの並列性が 2 から 3 に増加しています。 最大 64 ソケット構成では、72 GB/s の持続可能なバイセクション帯域幅が実現します。チップセットとI/Oモジュールの接続はシリアル接続となり、ピーク帯域幅は8.5 GB/s、持続帯域幅は5.5 GB/sです。I/Oモジュールは、最大266 MHzの12個のPCI-X バス、または6個のPCI-Xバスと6個のPCIe 1.1 x8スロットを備えています。これは、HPのPA-RISCプロセッサ（PA-8900 ）をサポートする最後のチップセットです。[ 171 ]
HP は 2006 年 9 月に最初の zx2 ベースのサーバーを発売しました。zx2 は、2 つの CPU で 667 MT/s、4 つの CPU で 533 MT/s の FSB で動作できます。DDR2 メモリには直接接続して最大14.2 GB/s で 32 GB をサポートするか、拡張ボードを介して最大 384 GB で 17 GB/s をサポートします。最小オープン ページ レイテンシは 60 ～ 78 ns です。9.8 GB/s は、PCIe ×8 または 266 MHz PCI-X を含む I/O アダプタへの 8 つの独立したリンクを介して利用可能です。[ 172 ] [ 173 ]
2003 年 5 月、IBM は Itanium 2 用の XA-64 チップセットを発表しました。これは、 Xeon用の XA-32 チップセットの最初の 2 世代と同じ技術を多く使用していましたが、第 3 世代の XA-32 の頃には、IBM は Itanium 製品の販売を中止することを決定していました。XA-64 は 6.4 GB/s で 28 スロットに 56 GB のDDR SDRAMをサポートしていましたが、ボトルネックのため、CPU には 3.2 GB/s、デバイスには 2 GB/s しか供給できず、合計で 5.2 GB/s でした。CPU のメモリのボトルネックは、チップ外の 64 MB DRAM L4 キャッシュによって緩和され、マルチチップセット システムではスヌープ フィルタとしても機能しました。4 つのPCI-Xバスとその他の I/O の合計帯域幅は、チップセットあたり 2 GB/s にボトルネックされています。2 個または 4 個のチップセットを接続して、8 ソケットまたは 16 ソケット システムを構築できます。[ 174 ]
SGIのAltixスーパーコンピュータとサーバーは、2 つの Itanium 2 ソケットをサポートする SHUB (Super-Hub) チップセットを使用していました。初期バージョンでは、4 つのバスを介してDDR メモリを使用し、最大 12.8 GB/s の帯域幅と、16 スロットにわたって最大 32 GB の容量を実現していました。2.4 GB/s のXIOチャネルは、最大 6 つの 64 ビット 133 MHz PCI-Xバスを備えたモジュールに接続されていました。SHUB は、デュアル 6.4 GB/s NUMAlink 4 リンク プレーンによって相互接続され、512 ソケットのキャッシュ コヒーレントなシングル イメージ システムを作成できます。イン メモリコヒーレンス ディレクトリのキャッシュにより、メモリ帯域幅が節約され、レイテンシが削減されます。ローカル メモリへのレイテンシは 132 ns で、NUMAlink4 ルータを通過するたびに 50 ns が追加されます。4 つの 133 MHz PCI-X バスを備えた I/O モジュールは、NUMAlink4 ネットワークに直接接続できます。[ 175 ] [ 176 ] [ 177 ] [ 178 ] SGI の第 2 世代 SHUB 2.0 チップセットは、最大 48 GB のDDR2メモリ、667 MT/s FSB をサポートし、PCI Expressを提供する I/O モジュールに接続できました。[ 179 ] [ 180 ]ローカル スレッドは 4 つしかサポートしていないため、チップセットごとに 2 つのデュアル コア CPU を搭載する場合は、ハイパー スレッディングを無効にする必要があります。[ 181 ]
Trillianプロジェクトは、 LinuxカーネルをItaniumプロセッサに移植するための業界コンソーシアムによる取り組みでした。このプロジェクトは1999年5月に開始され、当時2000年初頭に予定されていたItaniumの最初のリリースに間に合うようにディストリビューションをリリースすることを目標としていました。 [ 185 ] 1999年末までに、このプロジェクトにはCaldera Systems、CERN、Cygnus Solutions、Hewlett-Packard、IBM、Intel、Red Hat、SGI、SuSE、TurboLinux、VA Linux Systemsが参加しました。[ 186 ]プロジェクトは2000年2月に結果として得られたコードをリリースしました。 [ 185 ]その後、このコードは最初のItaniumプロセッサのリリースより1年以上前にメインラインLinuxカーネルの一部となりました。Trillianプロジェクトがこれを成し遂げることができたのは、2つの理由によるものです。
プロジェクト・トリリアンの成功後、開発されたLinuxカーネルは、イタニウムシステムのすべてのメーカー（HP、IBM、Dell、SGI、富士通、ユニシス、日立、およびグルーペ・ブル）で使用されました。HPを除いて、Linuxは各メーカーがイタニウム向けにサポートする主要なOS、または唯一のOSとなっています。その後、イタニウム上のLinuxに対する継続的なフリーソフトウェアおよびオープンソースソフトウェアのサポートは、Gelatoに集約されました。
2003 年、Debian 3.0 (Woody) は Itanium をサポートしていました[ 190 ]。2005 年、Fedora Linux は Itanium のサポートを追加し始め[ 191 ] 、Novell は SUSE Linux のサポートを追加しました[ 192 ]。2007年、CentOS は新しいリリースで Itanium のサポートを追加しました[ 193 ] 。
2009 年、Red Hat は Enterprise Linux 6 で Itanium のサポートを終了しました。[ 199 ] Ubuntu 10.10 は Itanium のサポートを終了しました。[ 200 ] 2021 年、Linus Torvalds は Itanium のコードを孤立したコードとしてマークしました。Torvalds は次のように述べています。「HPE は新しい Itanium ハードウェアの注文を受け付けなくなり、Intel は 1 年前に注文の受付を停止しました。Intel [ sic ]は公式には 2021 年 7 月 29 日までチップを出荷していますが、そのような注文が実際に存在する可能性は低いでしょう。もう終わったんだよ、ジム。」[ 201 ] [ 202 ]
Itanium のサポートは Linux 6.7 [ 203 ] [ 204 ]で削除され、それ以降はツリー外でメンテナンスされています。[ 205 ] [ 206 ]
2001年、CompaqはOpenVMSをItaniumアーキテクチャに移植すると発表した。[ 207 ]これにより、ItaniumベースのHPE IntegrityサーバーとDEC Alphaハードウェアの両方をサポートするOpenVMSのV8.xリリースが作成された。[ 208 ] Itaniumへの移植作業が始まって以来、OpenVMSの所有権は2001年にCompaqからHPに移り、その後2014年にVMS Software Inc.（VSI）に移った。[ 209 ]注目すべきリリースには以下がある。
OpenVMSのV9.xリリースではItaniumのサポートが廃止され、x86-64でのみ動作します。[ 211 ]
Tandem NonStop OS は2005 年にMIPSベースのハードウェアからItanium に移植されました。 [ 212 ] NonStop OS はその後 2015 年に x86-64 に移植されました。Itanium ベースの NonStop ハードウェアの販売は 2020 年に終了し、サポートは 2025 年に終了しました。[ 213 ] [ 214 ]
Intel がこの ISA の段階的廃止計画を発表した後、GNU Compiler Collection はGCC 10 で IA-64 のサポートを非推奨にした。 [ 215 ] LLVM (Clang) はバージョン 2.6 で Itanium のサポートを終了した。[ 216 ]
しかし、ItaniumのC++ ABIは、ほとんどのCPUアーキテクチャでGCCとLLVMの両方で使用されるABIであり続けている。[ 217 ]
HPは、Itanium向けの仮想化技術であるIntegrity Virtual Machinesを販売している。
エミュレーションとは、異なる種類のコンピュータ向けにコンパイルされたバイナリコードをコンピュータ上で実行できるようにする技術です。2009年にIBMがQuickTransitを買収する以前は、 IRIX / MIPSおよびSolaris / SPARC向けのアプリケーションバイナリソフトウェアは、Linux/Itanium上で「動的バイナリ変換」と呼ばれるエミュレーション方式で実行できました。同様に、HPはPA-RISC/HP-UXをItanium/HP-UX上でエミュレーションによって実行する方法を実装し、PA-RISCユーザーの根本的に異なるItanium命令セットへの移行を簡素化しました。Itaniumプロセッサは、命令セットシミュレータを介して、 Groupe Bullのメインフレーム環境GCOSやいくつかのx86オペレーティングシステムも実行できます。
Itaniumは、エンタープライズサーバーおよびハイパフォーマンスコンピューティング（HPC）市場をターゲットとしていました。エンタープライズおよびHPCに特化した他のプロセッサラインには、Oracleと富士通のSPARCプロセッサ、およびIBMのPowerマイクロプロセッサがあります。販売数量で測ると、Itaniumの最も深刻な競合相手は、 IntelのXeonラインやAMDのOpteronラインを含むx86-64プロセッサでした。2009年以降、ほとんどのサーバーはx86-64プロセッサを搭載して出荷されています。[ 10 ]
2005年には、ItaniumシステムがHPCシステムの収益の約14%を占めていましたが、業界がこの用途にx86-64クラスターに移行するにつれてその割合は減少しました。[ 218 ]
2008年10月のガートナーのレポートでは、Tukwilaプロセッサについて「…Itaniumの将来のロードマップは、PowerやSPARCのようなRISCのライバルと同じくらい強力に見える」と述べられている。[ 219 ]
Itanium ベースのコンピュータがTOP500スーパーコンピュータのリストに初めて登場したのは2001 年 11 月でした。[ 75 ] Itanium 2ベースのシステムがリストで達成した最高順位は、2004 年 6 月にThunder (ローレンス・リバモア国立研究所) が Rmax 19.94 テラフロップスでリスト入りした際の 2 位でした。2004 年 11 月には、コロンビアが51.8 テラフロップスで 2 位にランクインし、それから 2007 年 6 月までトップ 10 位には少なくとも 1 台の Itanium ベースのコンピュータがありました。リスト上の Itanium ベースのマシンのピーク数は 2004 年 11 月のリストで 84 システム (16.8%) でしたが、2012 年 6 月までに 1 システム (0.2%) に減少し[ 220 ] 、 2012 年 11 月にはリストに Itanium システムは残っていませんでした。
Itaniumプロセッサは、性能面で着実に進化を遂げてきました。Mercedは概念実証版でした。McKinleyはメモリ階層を大幅に改善し、Itaniumが十分に競争力を持つようになりました。Madisonは130nm プロセスへの移行により、主要な性能ボトルネックを克服するのに十分なキャッシュスペースを確保しました。Montecitoは90nm プロセスを採用し、デュアルコア実装とワットあたりの性能の大幅な向上を実現しました。Montvaleでは、コアレベルのロックステップ、デマンドベースのスイッチング、最大667MHzのフロントサイドバス周波数という3つの新機能が追加されました。
2001年に初めてリリースされたとき、Itaniumのパフォーマンスは、より確立されたRISCおよびCISCプロセッサと比較して期待外れでした。[ 56 ] [ 57 ]既存のx86アプリケーションとオペレーティングシステムを実行するためのエミュレーションは特に貧弱で、2001年のベンチマークでは、このモードではせいぜい100MHz Pentiumと同等であると報告されています（当時、1.1GHz Pentiumが市場に出回っていました）。[ 225 ] ItaniumはIA-32やRISC に対して大きな進歩を遂げることができず、エミュレーションなしで完全なネイティブパフォーマンスで古いx86アプリケーションとの完全な互換性を提供するx86-64システムの登場により、さらに苦境に立たされました。
2009年にプロセッサの歴史に関する記事「イタニウムはいかにしてコンピュータ業界を滅ぼしたか」の中で、ジャーナリストのジョン・C・ドヴォラックは「これは過去50年間で最も大きな失敗の一つであり続けている」と報告した。[ 226 ]技術コラムニストのアシュリー・ヴァンスは、遅延と性能不足により「この製品はチップ業界で笑いものになった」とコメントした。[ 146 ]ドナルド・クヌースはインタビューで「イタニウムのアプローチは…非常に素晴らしいはずだったが、望まれていたコンパイラは基本的に作成不可能であることが判明した」と述べた。[ 227 ]
Red HatとMicrosoftは、市場の関心の低さから、自社のオペレーティングシステムにおけるItaniumのサポートを終了する計画を発表しました。 [ 228 ] [ 229 ]しかし、GentooやDebianなどの他のLinuxディストリビューションは、Itaniumで引き続き利用可能です。2011年3月22日、Oracle Corporationは、既存製品のサポートは継続するものの、Itanium上でHP-UX向けの新製品の開発は行わないと発表しました。[ 230 ]この発表を受けて、HPはOracleを契約違反で訴え、Oracleが元HP CEOのMark Hurdを共同CEOとして雇用する際の和解で課された条件に違反したと主張しました。その条件とは、ベンダーが「HPがItaniumベースのサーバーの販売を中止するまで」ソフトウェア上でItaniumをサポートすること[ 231 ]であり、この違反がHPのビジネスに損害を与えたというものでした。2012年、裁判所はHPに有利な判決を下し、OracleにItaniumのサポートを再開するよう命じました。 2016年6月、ヒューレット・パッカード・エンタープライズ（HPのサーバー事業の後継企業）は、訴訟により30億ドルの損害賠償を勝ち取った。[ 232 ] [ 233 ] オラクルは2021年にカリフォルニア州控訴裁判所に控訴したが、認められなかった。[ 234 ]
インテルの元幹部によると、イタニウム事業は2009年後半にインテルにとって利益を生むようになったという。[ 235 ] 2009年までに、このチップはほぼ完全にHP製のサーバーに搭載され、HPはイタニウムサーバー市場の95%以上のシェアを占めていた。[ 146 ]イタニウムの主要オペレーティングシステムはHP-UXだった。2011年3月22日、インテルは複数の世代のチップを開発中で予定通りに進めていることから、イタニウムへのコミットメントを再確認した。[ 236 ]
Itaniumはハイエンドコンピューティングのニッチ市場で限定的な成功を収めたものの、インテルは当初、オリジナルのx86アーキテクチャの代替としてより広く受け入れられることを期待していた。[ 237 ]
AMDは異なる方向性を選択し、既存のx86アーキテクチャの64ビット拡張である、より穏健なx86-64を設計しました。Microsoftはこれをサポートし、Intelは自社のx86ベースのプロセッサに同じ拡張機能を導入せざるを得なくなりました。 [ 238 ]これらの設計は、既存の32ビットアプリケーションをネイティブハードウェア速度で実行できるだけでなく、新しいアプリケーションに対して64ビットメモリアドレッシングやその他の機能強化のサポートも提供します。[ 146 ]このアーキテクチャは現在、デスクトップおよびポータブル市場で主流の64ビットアーキテクチャとなっています。SGIなどの企業が当初Itaniumベースのワークステーションをいくつか導入しましたが、現在は入手できません。
...9700 シリーズは最後の Intel Itanium プロセッサになります。
{{cite web}}: CS1メンテナンス: アーカイブサービスは非推奨になりました (リンク){{cite news}}: CS1メンテナンス: アーカイブサービスは非推奨になりました (リンク)開発者は、Merced 上の Solaris と互換性があり、簡単に調整できるアプリケーションを今日すぐに開発できます。
KitGuru の見解: 「Kittson」チップがリリースされる可能性は非常に高いものの、Intel と HP が IA-64 チップの性能向上に研究開発費を投資したいとは思っていないようです。そのため、「Kittson」が提供する最大のメリットは、現行世代の製品と比較して 20% の性能向上となるようです。
インテグリティ：2025年12月31日までの標準サポート、2028年12月31日までの保守エンジニアリングなしの成熟ソフトウェア製品サポート
/IA-64プロジェクトは、Gentooを最新かつ最速のIA-64ディストリビューションとして維持するために活動しています。
評議会メンバーは、ia64アーキテクチャの非推奨化に合意した。
SPARC64、Intel Itanium IA-64、Sony PS3、[...] のサポートと安定性が向上しました。
Intel Itaniumアーキテクチャ（IA-64）向けLinuxオペレーティングシステムの保守および開発
かつてインテルがx86製品ラインの後継として宣伝していたItaniumに対する期待は大幅に後退した。