デジタルエレクトロニクス

デジタル エレクトロニクスは、デジタル信号の研究と、デジタル信号を使用または生成するデバイスのエンジニアリングを含むエレクトロニクスの分野です。これは、主にアナログ信号を扱うアナログ エレクトロニクスとは対照的です。名前にもかかわらず、デジタル エレクトロニクスの設計には、重要なアナログ設計の考慮事項が含まれます。

デジタル電子回路は通常、論理ゲートの大規模な集合体から構成され、集積回路にパッケージ化されることが多い。複雑なデバイスには、ブール論理関数の単純な電子表現が含まれている場合がある。^[1]

二進法はゴットフリート・ヴィルヘルム・ライプニッツによって改良され（1705年に発表）、二進法を使用することで算術と論理の原理を結合できることも確立しました。私たちが知っているデジタル論理は、19世紀半ばのジョージ・ブールの発明です。1886年の手紙で、チャールズ・サンダース・パースは、論理演算を電気スイッチング回路で実行する方法について説明しました。^[2]最終的に、論理演算では真空管がリレーに取って代わりました。リー・ド・フォレストは1907年にフレミングバルブを改良し、ANDゲートとして使用できました。ルートヴィヒ・ヴィトゲンシュタインは、『論理哲学論考』（1921年）の命題5.101として、 16行の真理値表のバージョンを導入しました。コインシデンス回路の発明者であるヴァルター・ボーテは、1924年に最初の現代的な電子ANDゲートを作成したことにより、1954年のノーベル物理学賞を共同受賞しました。

機械式 アナログコンピュータは1世紀に登場し始め、中世には天文学の計算に使用されました。第二次世界大戦では、機械式アナログコンピュータは魚雷の照準を計算するなど、特殊な軍事用途に使用されました。この時期に最初の電子デジタルコンピュータが開発され、 1942年にジョージ・スティビッツによってデジタルという用語が提案されました。当初、それらは大きな部屋ほどの大きさで、数百台の現代のPCと同じくらいの電力を消費しました。^[3]

クロード・シャノンは、ブール代数の電気的応用によってあらゆる論理的数値関係を構築できることを実証し、 1937年の修士論文でデジタルコンピューティングとデジタル回路の基礎を築きました。この論文はおそらく史上最も重要な修士論文とみなされ、1939年のアルフレッド・ノーベル賞を受賞しました。^{[4] [5]}

Z3はコンラート・ツーゼが設計した電気機械式コンピュータである。1941年に完成したこのコンピュータは、世界で初めて動作するプログラム可能な全自動デジタルコンピュータであった。^{[6]その動作は、1904年に}ジョン・アンブローズ・フレミングが真空管を発明したことで容易になった。

デジタル計算がアナログ計算に取って代わると同時に、純粋に電子的な回路要素がすぐに機械的および電気機械的同等物に取って代わった。ジョン・バーディーンおよびウォルター・ブラッテンは1947年にベル研究所で点接触トランジスタを発明し、続いてウィリアム・ショックレーは1948年にベル研究所でバイポーラ接合トランジスタを発明した。 ^{[7] [8]}

マンチェスター大学では、トム・キルバーン率いるチームが、真空管の代わりに新開発のトランジスタを使ったマシンを設計・製作した。 ^[9]彼らの「トランジスタ化コンピュータ」は世界初となり、1953年には運用が開始され、2番目のバージョンは1955年4月に完成した。1955年以降、コンピュータの設計では真空管に代わってトランジスタが使われるようになり、「第2世代」のコンピュータが誕生した。真空管と比較すると、トランジスタは小型で信頼性が高く、寿命が無限で、消費電力も少ないため、発熱が少なく、比較的コンパクトなスペースに最大数万の回路を高密度に集積することが可能となった。

1955年、カール・フロッシュとリンカーン・デリックは二酸化ケイ素の表面不活性化効果を発見した。^[10] 1957年、フロッシュとデリックはマスキングと事前堆積法を用いて二酸化ケイ素電界効果トランジスタを製造することに成功した。これはドレインとソースが同一表面で隣接した初のプレーナートランジスタであった。^[11]ベル研究所では、フロッシュとデリックの技術とトランジスタの重要性がすぐに認識された。彼らの研究結果は、1957年に発表される前にBTLメモの形でベル研究所内で回覧された。ショックレー半導体では、ショックレーは1956年12月に彼らの論文のプレプリントを、後にフェアチャイルド半導体在籍中に1959年にプレーナープロセスを発明することになるジャン・ホーニを含む上級スタッフ全員に回覧していた。 [ 12 ] ^{[ 13] [14] [15] [ 16] [17]}ベル研究所では、JR リゲンザと WG スピッツァが熱成長酸化物のメカニズムを研究し、高品質の Si/ SiO2スタックを製造し、1960 年にその結果を発表しました。 [18] ^{[19] [20]}ベル研究所でのこの研究に続いて、モハメド アタラ_とダウォンカングは1959 年にシリコン MOS トランジスタを提案し^[21]、1960 年にベル研究所チームで動作する MOS デバイスの実証に成功しました。 ^{[22] [23]}チームには、デバイスを製造した EE ラベイトと EI ポビロニス、拡散プロセスを開発した MO サーストン、LA ダサロ、JR リゲンザ、デバイスの特性を評価した HK ガメルと R. リンドナーが含まれていました。^{[24] [25]}

1958年7月、テキサス・インスツルメンツで働いていたジャック・キルビーは、集積回路（IC）に関する最初のアイデアを記録し、1958年9月12日に最初の集積回路の実演に成功した。 ^[26]キルビーのチップはゲルマニウムで作られていた。翌年、フェアチャイルドセミコンダクターのロバート・ノイスがシリコン集積回路を発明した。ノイスのシリコンICの基礎となったのは、ホーニのプレーナープロセスであった。

MOSFETの利点としては、高いスケーラビリティ、^{[27] 、}手頃な価格、^{[28] 、}低消費電力、および高いトランジスタ密度などが挙げられます。^[29]また、オン/オフの電子スイッチング速度が速いため、パルス列^[30]の生成にも最適です。パルス列は電子デジタル信号^[31 ]の基礎であり、^{[32]より遅い}正弦波に似たアナログ信号を生成するBJTとは対照的です。^{[30]これらの要素により、MOS}大規模集積回路(LSI)とともに、MOSFETはデジタル回路の重要なスイッチングデバイスとなっています。^[33] MOSFETはエレクトロニクス業界に革命をもたらし、^{[34] [35]}最も一般的な半導体デバイスとなっています。^{[36] [37]}

集積回路の初期の頃は、各チップには数個のトランジスタしかなく、集積度が低いため設計プロセスは比較的単純でした。製造歩留まりも今日の基準からするとかなり低いものでした。1970年代初頭までにMOSFETトランジスタが広く採用されたことで、1つのチップに10,000個を超えるトランジスタを搭載した最初の大規模集積回路(LSI)チップが誕生しました。 ^{[38] MOSFETロジックの一種である}CMOSが1980年代までに広く採用された後、技術が進歩するにつれて、1つのチップに数百万個、さらには数十億個のMOSFETを配置できるようになりました。 ^{[39]また、優れた設計には徹底した計画が必要となり、}新しい設計手法が生まれました。デバイスのトランジスタ数と総生産量は前例のない高さまで増加しました。2018年までに生産されたトランジスタの総量は1.3 × 10 ²²（13セクスティオン）^[40] 

無線革命（無線ネットワークの導入と普及）は1990年代に始まり、MOSFETベースのRFパワーアンプ（パワーMOSFETとLDMOS）とRF回路（RF CMOS）の広範な採用によって可能になりました。^{[41] [42] [43]無線ネットワークにより、ケーブルを必要とせずに公共のデジタル伝送が可能になり、1990年代から2000年代にかけて}デジタルテレビ、衛星ラジオ、デジタルラジオ、GPS、無線インターネット、携帯電話につながりました。

アナログ回路と比較した場合のデジタル回路の利点は、デジタルで表現された信号はノイズによる劣化なしに伝送できることです。^[44]たとえば、1と0のシーケンスとして伝送された連続オーディオ信号は、伝送中に拾ったノイズが1と0の識別を妨げるほどでない限り、エラーなく再構築できます。

デジタル システムでは、より多くの 2 進数を使用して信号を表すことにより、より正確な信号表現が得られます。信号を処理するにはより多くのデジタル回路が必要ですが、各桁は同じ種類のハードウェアによって処理されるため、簡単に拡張可能なシステムになります。アナログ システムでは、解像度をさらに高めるには、信号チェーンの各ステップの直線性とノイズ特性を根本的に改善する必要があります。

コンピュータ制御のデジタル システムでは、ソフトウェアの改訂によって新しい機能を追加することができ、ハードウェアの変更は必要ありません。多くの場合、これは工場の外で製品のソフトウェアを更新することで実行できます。この方法により、製品が顧客の手に渡った後でも、製品の設計エラーを修正できます。

デジタル システムでは、アナログ システムよりも情報の保存が簡単です。デジタル システムのノイズ耐性により、データを劣化させることなく保存および取得できます。アナログ システムでは、経年劣化や摩耗によるノイズにより、保存された情報が劣化します。デジタル システムでは、ノイズの合計が一定レベル以下であれば、情報を完全に復元できます。さらに大きなノイズが存在する場合でも、冗長性を使用することで、エラーが多すぎない限り、元のデータを復元できます。

場合によっては、デジタル回路は同じタスクを実行するためにアナログ回路よりも多くのエネルギーを使用し、その結果、より多くの熱が発生し、ヒートシンクの組み込みなどの回路の複雑さが増します。ポータブルまたはバッテリー駆動のシステムでは、これがデジタルシステムの使用を制限する可能性があります。たとえば、バッテリー駆動の携帯電話は、基地局からの無線信号を増幅および調整するために、低電力のアナログフロントエンドを使用することがよくあります。ただし、基地局はグリッド電源を備えており、電力を大量に消費しますが、非常に柔軟なソフトウェア無線を使用できます。このような基地局は、新しい携帯電話規格で使用される信号を処理するために簡単に再プログラムできます。

多くの有用なデジタル システムでは、連続したアナログ信号を離散的なデジタル信号に変換する必要があります。これにより、量子化誤差が発生します。システムが十分なデジタル データを保存して、信号を必要な忠実度で表現できれば、量子化誤差を減らすことができます。ナイキスト - シャノンのサンプリング定理は、特定のアナログ信号を正確に表現するために必要なデジタル データの量に関する重要なガイドラインを提供します。

デジタル データの 1 つの断片が失われたり、誤って解釈されたりしても、システムによっては小さなエラーしか発生しない場合もありますが、他のシステムでは、関連するデータの大きなブロックの意味が完全に変わってしまう場合があります。たとえば、線形パルス コード変調として直接保存されたオーディオ データに 1 ビットのエラーが発生すると、最悪の場合でも 1 回のクリック音が発生します。ただし、オーディオ圧縮を使用してストレージ領域と送信時間を節約する場合、1 ビットのエラーによってはるかに大きな混乱が発生する可能性があります。

クリフ効果のため、特定のシステムが故障寸前なのか、故障する前にもっと多くのノイズに耐えられるのかをユーザーが判断するのは困難です。デジタルの脆弱性は、堅牢性を考慮してデジタル システムを設計することで軽減できます。たとえば、パリティ ビットやその他のエラー管理方法を信号パスに挿入できます。これらのスキームは、システムがエラーを検出し、エラーを修正するか、データの再送信を要求するの に役立ちます。

デジタル回路は、通常、組み合わせロジックを作成するために使用できるロジック ゲートと呼ばれる小さな電子回路で構成されています。各ロジック ゲートは、ロジック信号に作用するときにブール ロジックの機能を実行するように設計されています。ロジック ゲートは、通常、1 つ以上の電気的に制御されるスイッチ (通常はトランジスタですが、歴史的には熱電子バルブが使用されていました) から作成されます。ロジック ゲートの出力は、次に、より多くのロジック ゲートを制御したり、より多くのロジック ゲートに入力したりできます。

デジタル回路の別の形態は、ルックアップ テーブルから構成されます (他の種類の PLD も存在しますが、多くは「プログラマブル ロジック デバイス」として販売されています)。ルックアップ テーブルは、ロジック ゲートに基づくマシンと同じ機能を実行できますが、配線を変更せずに簡単に再プログラムできます。つまり、設計者は配線の配置を変更せずに設計エラーを修正できることが多いのです。したがって、少量生産の製品では、プログラマブル ロジック デバイスが好まれるソリューションとなることがよくあります。プログラマブル ロジック デバイスは通常、エンジニアが電子設計自動化ソフトウェアを使用して設計します。

集積回路は、 1 つのシリコン チップ上の複数のトランジスタで構成され、相互接続された多数の論理ゲートを作成する最も安価な方法です。集積回路は通常、プリント回路基板上で相互接続されます。プリント回路基板は、電気部品を保持し、銅トレースでそれらを接続する基板です。

エンジニアは、回路の複雑さを軽減するために、ロジックの冗長性を最小限に抑えるさまざまな方法を使用します。複雑さが軽減されると、コンポーネントの数と潜在的なエラーが減り、その結果、通常はコストが削減されます。ロジックの冗長性は、バイナリ決定図、ブール代数、カルノーマップ、クワイン・マクラスキーアルゴリズム、ヒューリスティックコンピュータ法などのいくつかのよく知られた手法によって削除できます。これらの操作は通常、コンピュータ支援設計システム 内で実行されます。

マイクロコントローラとプログラマブル ロジック コントローラを備えた組み込みシステムは、最適なパフォーマンスを必要としない複雑なシステムのデジタル ロジックを実装するためによく使用されます。これらのシステムは通常、ラダー ロジックを使用してソフトウェア エンジニアまたは電気技師によってプログラムされます。

デジタル回路の入出力関係は真理値表として表すことができます。同等の高レベル回路は論理ゲートを使用し、それぞれが異なる形状で表されます（IEEE / ANSI 91–1984で標準化されています）。^{[45]低レベルの表現では、電子スイッチ（通常は}トランジスタ）の等価回路を使用します。

ほとんどのデジタル システムは、組み合わせシステムと順次システムに分けられます。組み合わせシステムの出力は、現在の入力のみに依存します。一方、順次システムでは、出力の一部が入力としてフィードバックされるため、出力は現在の入力に加えて過去の入力に依存し、一連の操作を生成します。状態マシンと呼ばれる動作の簡略化された表現により、設計とテストが容易になります。

シーケンシャル システムは、さらに 2 つのサブカテゴリに分けられます。「同期」シーケンシャル システムは、クロック信号の状態が変化すると、すべての状態が同時に変化します。 「非同期」シーケンシャル システムは、入力が変化するたびに変化を伝播します。同期シーケンシャル システムは、クロックが変化したときにのみ入力電圧をビットとして保存するフリップ フロップを使用して作成されます。

同期シーケンシャル ステート マシンを実装する通常の方法は、それを組み合わせロジックの一部と状態レジスタと呼ばれるフリップフロップのセットに分割することです。状態レジスタは状態を 2 進数で表します。組み合わせロジックは、次の状態の 2 進表現を生成します。各クロック サイクルで、状態レジスタは組み合わせロジックの前の状態から生成されたフィードバックをキャプチャし、それを不変の入力としてステート マシンの組み合わせ部分にフィードバックします。クロック レートは、組み合わせロジックで最も時間のかかるロジック計算によって制限されます。

ほとんどのデジタルロジックは同期型です。同期型設計の方が作成と検証が容易だからです。ただし、非同期ロジックには、速度が任意のクロックによって制限されないという利点があります。代わりに、ロジックゲートの最大速度で実行されます。^[a]

それにもかかわらず、ほとんどのシステムでは、同期ロジック回路に外部の非同期信号を受け入れる必要があります。このインターフェイスは本質的に非同期であるため、そのように分析する必要があります。広く使用されている非同期回路の例には、同期フリップフロップ、スイッチデバウンサー、アービターなどがあります。

非同期ロジック コンポーネントは、すべての可能な状態とすべての可能なタイミングを考慮する必要があるため、設計が難しい場合があります。通常の方法は、各状態が存在できる最小時間と最大時間の表を作成し、回路を調整してそのような状態の数を最小限に抑えることです。設計者は、回路のすべての部分が互換性のある状態になるまで定期的に待機するように強制する必要があります (これを「自己再同期」と呼びます)。慎重に設計しないと、不安定な非同期ロジックが誤って生成される可能性が高くなります。つまり、実際の電子機器では、電子コンポーネントの値の小さな変化によって生じる累積的な遅延により、予測できない結果が生じます。

多くのデジタル システムはデータ フロー マシンです。これらは通常、同期レジスタ転送ロジックを使用して設計され、VHDLやVerilogなどのハードウェア記述言語で記述されます。

レジスタ転送ロジックでは、2 進数はレジスタと呼ばれるフリップフロップのグループに格納されます。シーケンシャル ステート マシンは、各レジスタが入力から新しいデータを受け入れるタイミングを制御します。各レジスタの出力はバスと呼ばれるワイヤの束で、その数値を他の計算に運びます。計算は単なる組み合わせロジックです。各計算には出力バスもあり、これらは複数のレジスタの入力に接続される場合があります。レジスタの入力にはマルチプレクサが備わっている場合があり、複数のバスのいずれかから数値を格納できます。^[b]

非同期レジスタ転送システム (コンピュータなど) には一般的な解決策があります。1980 年代に、一部の研究者は、先入先出同期ロジックを使用することで、ほぼすべての同期レジスタ転送マシンを非同期設計に変換できることを発見しました。この方式では、デジタル マシンは一連のデータ フローとして特徴付けられます。フローの各ステップで、同期回路は、そのステップの出力が有効になるタイミングを決定し、次のステージにこれらの出力をいつ使用するかを指示します。^{[引用が必要]}

最も一般的なレジスタ転送ロジックマシンはコンピュータです。これは基本的に自動バイナリそろばんです。コンピュータの制御ユニットは通常、マイクロシーケンサによって実行されるマイクロプログラムとして設計されます。マイクロプログラムは自動ピアノロールによく似ています。マイクロプログラムの各テーブルエントリは、コンピュータを制御するすべてのビットの状態を命令します。次にシーケンサがカウントし、カウントがマイクロプログラムを含むメモリまたは組み合わせロジックマシンをアドレス指定します。マイクロプログラムのビットは、算術論理ユニット、メモリ、およびマイクロシーケンサ自体を含むコンピュータのその他の部分を制御します。このようにして、コンピュータの制御を設計するという複雑なタスクが、はるかに単純なロジックマシンのコレクションをプログラミングするというより単純なタスクに縮小されます。

ほぼすべてのコンピュータは同期型です。しかし、非同期型コンピュータも作られています。1つの例はASPIDA DLXコアです。^{[47]もう1つは}ARM Holdingsによって提供されました。^[48]しかし、現代のコンピュータ設計は、通常メモリなどの最も遅いコンポーネントの速度で動作するため、速度上の利点はありません。クロック分配ネットワークが不要なため、消費電力はいくらか少なくなります。意外な利点は、非同期型コンピュータはスペクトル的に純粋な無線ノイズを生成しないことです。非同期型コンピュータは、無線に敏感な携帯電話基地局コントローラで使用されています。非同期型コンピュータは、電気および無線放射の解読がより困難であるため、暗号化アプリケーションではより安全である可能性があります。^[48]

コンピュータ アーキテクチャは、レジスタ、計算ロジック、バス、およびコンピュータのその他の部分を特定の目的に合わせて可能な限り最適な方法で配置しようとする専門的なエンジニアリング活動です。コンピュータ アーキテクトは、プログラミング エラーに対する耐性を高めることに加えて、コンピュータのコストを削減し、速度を向上させることに多大な労力を費やしてきました。コンピュータ アーキテクトのますます一般的な目標は、スマートフォンなどのバッテリー駆動のコンピュータ システムで使用される電力を削減することです。

デジタル回路はアナログ コンポーネントから構成されます。設計では、コンポーネントのアナログ特性が望ましいデジタル動作を左右しないようにする必要があります。デジタル システムでは、ノイズとタイミング マージン、寄生インダクタンスと寄生容量を管理する必要があります。

悪い設計では、グリッチ、一部のロジックをトリガーするが他のロジックをトリガーしない非常に高速なパルス、有効なしきい値電圧に到達しないラントパルスなどの断続的な問題が発生します。

さらに、クロック付きデジタル システムがアナログ システムまたは異なるクロックで駆動されるシステムとインターフェイスする場合、入力の変更がデジタル入力ラッチのセットアップ時間に違反し、デジタル システムがメタ安定性の影響を受ける可能性があります。

デジタル回路はアナログ部品から作られているため、同程度のスペースと電力を使用する低精度のアナログ回路よりも計算速度が遅くなります。ただし、デジタル回路はノイズ耐性が高いため、計算の再現性は高くなります。

大規模なロジック マシンの設計作業の多くは、電子設計自動化(EDA)の適用によって自動化されています。

単純な真理値表形式のロジック記述は、多くの場合、EDA で最適化され、必要な出力を生成する縮小されたロジック ゲート システムやより小さなルックアップ テーブルを自動的に生成します。この種のソフトウェアの最も一般的な例は、Espresso ヒューリスティック ロジック ミニマイザーです。大規模なロジック システムの最適化は、 Quine-McCluskey アルゴリズムまたは二分決定図を使用して行うことができます。遺伝的アルゴリズムとアニーリング最適化を使用した有望な実験があります。

コストのかかるエンジニアリング プロセスを自動化するために、一部の EDA では、ステート マシンを記述するステート テーブルを取得し、ステート マシンの組み合わせロジックの真理値表または関数テーブルを自動的に生成できます。ステート テーブルは、各ステートと、ステート間の遷移を制御する条件、および関連する出力信号をリストするテキストです。

多くの場合、実際のロジック システムは一連のサブプロジェクトとして設計され、ツール フローを使用して結合されます。ツール フローは通常、スクリプト言語、つまりソフトウェア設計ツールを正しい順序で呼び出すことができる簡略化されたコンピュータ言語を使用して制御されます。マイクロプロセッサなどの大規模なロジック システムのツール フローは、コマンドの長さが数千に及ぶことがあり、数百人のエンジニアの作業が組み合わされます。ツール フローの作成とデバッグは、デジタル設計を作成する企業では確立されたエンジニアリングの専門分野です。ツール フローは通常、ロジックを物理的に構築する方法を記述した詳細なコンピュータ ファイルまたはファイル セットで終了します。多くの場合、ツール フローは、集積回路またはプリント回路基板上にトランジスタとワイヤを描く方法に関する指示で構成されます。

ツール フローの一部は、シミュレートされたロジックの出力を予想される入力と照合してデバッグされます。テスト ツールは、入力と出力のセットを含むコンピュータ ファイルを取得し、シミュレートされた動作と予想される動作の不一致をハイライトします。入力データが正しいと判断された後も、設計自体の正確さを検証する必要があります。一部のツール フローは、最初に設計を作成し、次に設計をスキャンしてツール フローに適合する入力データを生成することで設計を検証します。スキャンされたデータが入力データと一致する場合、ツール フローによってエラーが発生していない可能性があります。

機能検証データは通常、テスト ベクトルと呼ばれます。機能テスト ベクトルは保存され、工場で使用されて、新しく構築されたロジックが正しく動作するかどうかをテストできます。ただし、機能テスト パターンでは、すべての製造上の欠陥が発見されるわけではありません。生産テストは、多くの場合、自動テスト パターン生成ソフトウェア ツールによって設計されます。これらのツールは、ロジックの構造を調べ、特定の潜在的な欠陥を対象とするテストを体系的に生成することで、テスト ベクトルを生成します。この方法では、設計が適切にテスト可能であれば、欠陥検出率は100% にほぼ近づくことができます (次のセクションを参照)。

設計が完成し、検証され、テスト可能になると、製造できるように処理する必要が生じることがよくあります。現代の集積回路には、フォトレジストを露光するために使用される光の波長よりも小さな機能があります。製造性を考慮して設計されたソフトウェアは、露光マスクに干渉パターンを追加してオープン回路を排除し、マスクのコントラストを高めます。

論理回路をテストする理由はいくつかある。回路が最初に開発されるとき、設計回路が必要な機能およびタイミング仕様を満たしているかどうかを確認する必要がある。正しく設計された回路の複数のコピーを製造する場合、製造プロセスで欠陥が生じていないことを確認するために各コピーをテストすることが不可欠である。^[49]

大規模な論理マシン (たとえば、100 を超える論理変数を持つマシン) では、考えられる状態が天文学的な数になることがあります。当然、工場でそのようなマシンのすべての状態をテストするのは不可能です。たとえ各状態のテストに 1 マイクロ秒しかかからなかったとしても、考えられる状態の数は宇宙が始まって以来のマイクロ秒数よりも多いからです。

大型ロジック マシンは、ほとんどの場合、小型ロジック マシンのアセンブリとして設計されます。時間を節約するために、小型サブマシンはテスト回路用に恒久的に設置された設計によって分離され、個別にテストされます。一般的なテスト スキームの 1 つでは、ロジック マシンの一部を強制的にテスト サイクルに入れるテスト モードが提供されます。テスト サイクルでは通常、マシンの独立した大型部分がテストされます。

バウンダリ スキャンは、スキャン チェーンと呼ばれる1 つ以上のシフト レジスタを介して外部テスト機器とシリアル通信を行う一般的なテスト方式です。シリアル スキャンでは、データを伝送する配線が 1 本または 2 本だけなので、使用頻度の低いテスト ロジックの物理的なサイズと費用を最小限に抑えることができます。すべてのテスト データ ビットが配置された後、設計が通常モードに再構成され、1 つ以上のクロック パルスが適用されて、障害 (例: ローでのスタックまたはハイでのスタック) がテストされ、テスト結果がスキャン シフト レジスタのフリップフロップまたはラッチにキャプチャされます。最後に、テストの結果がブロック境界にシフトされ、予測された良好なマシン結果と比較されます。

ボード テスト環境では、シリアルからパラレルへのテストがJTAG標準として正式化されています。

デジタル システムでは多数の論理ゲートが使用されるため、コンピュータを構築する総コストは論理ゲートのコストと密接に関連しています。1930 年代、最も初期のデジタル ロジック システムは電話リレーから構築されました。これは、電話リレーが安価で比較的信頼性が高いためです。

最も初期の集積回路は、重量を軽減し、アポロ誘導コンピュータが宇宙船の慣性誘導システムを制御できるようにするために構築されました。最初の集積回路ロジックゲートのコストは約 50 ドルで、2023 年では 515 ドルに相当します。集積回路上のゲートを大量生産することは、デジタルロジックを構築するための最も安価な方法となりました。

集積回路の台頭により、使用するチップの絶対数を減らすことがコスト削減のもう 1 つの方法となりました。設計者の目標は、最も単純な回路を作ることだけではなく、部品の数を減らすことです。これにより、基盤となるデジタル ロジックに関して設計が複雑になることもありますが、それでも部品の数、ボード サイズ、さらには消費電力が削減されます。

プリント基板上の部品数を減らすもう一つの大きな目的は、はんだ付け不良による製造不良率を減らし、信頼性を高めることです。不良率と故障率は、部品ピンの総数とともに増加する傾向があります。

単一のロジック ゲートの障害により、デジタル マシンが故障する可能性があります。信頼性をさらに高める必要がある場合は、冗長ロジックを提供できます。冗長性により、非冗長システムよりもコストと電力消費が増加します。

論理ゲートの信頼性は、平均故障間隔 (MTBF) で説明できます。デジタルマシンが初めて役立つようになったのは、スイッチの MTBF が数百時間を超えたときです。それでも、これらのマシンの多くは、複雑でよく練習された修理手順を備えており、真空管が切れたり、蛾がリレーに引っかかったりして、何時間も機能しなくなることがありました。現代のトランジスタ集積回路の論理ゲートの MTBF は 820 億時間を超えています (8.2 × 10 ¹⁰  h）。^[50]集積回路には非常に多くの論理ゲートがあるため、このレベルの信頼性が求められます。

ファンアウトは、ゲート出力の電流定格を超えずに、単一のロジック出力で制御できるロジック入力の数を表します。^[51]実用的な最小ファンアウトは約5です。^{[要出典]スイッチに}CMOSトランジスタを使用する最新の電子ロジックゲートは、ファンアウトが大きくなっています。

スイッチング速度は、ロジック出力が真から偽に、またはその逆に変化するのにかかる時間を表します。ロジックが高速であれば、より短時間でより多くの操作を実行できます。現代の電子デジタルロジックは、通常、5GHz 、一部の実験室システムではそれ以上の速度でスイッチングする。1  THz。^[要出典]。

デジタル設計は、低速なリレー ロジックから始まりました。機械的な故障が発生することも時々ありました。ファンアウトは通常約 10 で、コイルの抵抗と高電圧による接点のアークによって制限されます。

その後、真空管が使用されるようになりました。真空管は非常に高速でしたが、熱を発生し、フィラメントが燃え尽きるため信頼性に欠けていました。ファンアウトは通常 5 ～ 7 で、管の電流による熱によって制限されていました。1950 年代には、シリコンなどの揮発性元素を省いたフィラメントを備えた特殊なコンピューター管が開発されました。これらは何十万時間も動作しました。

最初の半導体ロジック ファミリは、抵抗器 - トランジスタ ロジックでした。これは、真空管よりも 1000 倍信頼性が高く、動作温度が低く、消費電力も少ないのですが、ファンアウトが 3 と非常に低かったです。ダイオード - トランジスタ ロジックは、ファンアウトを約 7 まで改善し、消費電力も削減しました。一部の DTL 設計では、ファンアウトを増やすために、NPN トランジスタと PNP トランジスタを交互に重ねた 2 つの電源を使用しました。

トランジスタ トランジスタ ロジック(TTL) は、これらを大幅に改善したものです。初期のデバイスではファンアウトが 10 に改善され、その後のバリエーションでは確実に 20 を達成しました。TTL は高速でもあり、いくつかのバリエーションではスイッチング時間が 20 ns まで短縮されました。TTL は今でも一部の設計で使用されています。

エミッタ結合ロジックは非常に高速ですが、多くの電力を消費します。これは、多数の中規模コンポーネントで構成される Illiac IVなどの高性能コンピューターに広く使用されました。

現在製造されている最も一般的なデジタル集積回路は、高速で回路密度が高く、ゲートあたりの消費電力が低いCMOS ロジックを使用しています。これは、 IBM System zなどの大型で高速なコンピューターでも使用されています。

2009年、研究者らは、メモリスタがブール状態ストレージを実装し、一般的なCMOS半導体プロセスを使用して、非常に小さなスペースと電力で完全なロジックファミリを提供できることを発見しました。^[52]

超伝導の発見により、トランジスタの代わりにジョセフソン接合を使用する高速単一磁束量子(RSFQ) 回路技術の開発が可能になりました。最近では、非線形光学素子を使用してデジタル情報を処理できる純粋な光コンピューティングシステムを構築する試みが行われています。

• ド・モルガンの法則
• 論理的な努力
• ロジックの最適化
• マイクロエレクトロニクス
• 従来とは異なるコンピューティング

• ダグラス・ルーウィン『スイッチング回路の論理設計』ネルソン、1974年。
• RH Katz、『Contemporary Logic Design』、The Benjamin/Cummings Publishing Company、1994 年。
• PK Lala、「実践的なデジタルロジック設計とテスト」、Prentice Hall、1996 年。
• YK Chan と SY Lim、Progress In Electromagnetics Research B、Vol. 1、269–290、2008、「合成開口レーダー (SAR) 信号生成、マルチメディア大学工学技術学部、Jalan Ayer Keroh Lama、Bukit Beruang、Melaka 75450、マレーシア。

ウィキメディア・コモンズには、デジタルエレクトロニクスに関連するメディアがあります。

• デジタル回路プロジェクト: 集積回路の実装によるデジタル回路の概要 (2014)
• 電気回路のレッスン - 第 4 巻 (デジタル) - Wayback Machine (アーカイブ 2012-11-27)
• MIT OpenCourseWare デジタル デザイン入門クラス教材 (「6.004: 計算構造」)