
マンチェスターコンピュータは、トム・キルバーンのリーダーシップの下、マンチェスター大学の小さなチームによって1947年から1977年までの30年間に開発された革新的なプログラム内蔵型 電子コンピュータシリーズである。[1]これらには、世界初のプログラム内蔵型コンピュータ、世界初のトランジスタコンピュータ、そして1962年の導入当時世界最速のコンピュータが含まれていた。[2] [3] [4] [5]
このプロジェクトは、2つの目的で始まった。1つは、標準的なブラウン管(CRT)をベースとした初期のコンピュータメモリであるウィリアムズ管の実用性を証明すること、もう1つは、コンピュータが数学の問題の解決にどのように役立つかを調査するために使用できるマシンを構築することであった。[6]シリーズの最初のマシンであるマンチェスターベイビーは、1948年6月21日に最初のプログラムを実行した。 [2]世界初のプログラム内蔵型コンピュータであるベイビーと、そこから発展したマンチェスターマーク1は、すぐに英国政府の注目を集め、政府は電気工学会社フェランティに商用バージョンの製造を委託した。その結果生まれたマシン、フェランティマーク1は、世界初の市販の汎用コンピュータとなった。[7]
フェランティとの協力は最終的にコンピュータ会社ICLとの産業提携につながり、ICLは大学で開発されたアイデアの多くを活用し、特に1970年代の2900シリーズのコンピュータの設計に役立てた。 [8] [9] [10]
マンチェスターベイビー
マンチェスター・ベイビーは、実用的なコンピュータとしてではなく、初期のコンピュータメモリであるウィリアムズ管のテストベッドとして設計された。マシンの開発は1947年に始まり、1948年6月21日にコンピュータは最初のプログラムの実行に成功した。このプログラムは、2 18 − 1より下のすべての整数を試して2 18の最大の適切な因数(262,144) を見つけるように書かれた 17の命令で構成されていた。プログラムは 52 分間実行され、正解の 2 17 (131,072) を出した。[11]
ベイビーは全長17フィート(5.2メートル)、全高7フィート4インチ(2.24メートル)、重量はほぼ1 英トンだった。ベイビーには550個の熱電子管 ( ダイオード300個と 五極管250個)が搭載され 、消費電力は3.5キロワットだった。[12]ベイビーの成功した動作は1948年9月にネイチャー誌に寄稿された手紙で報告され、[13]世界初のプログラム内蔵型コンピュータとしての地位を確立した。[14]ベイビーはすぐにより実用的なマシン、マンチェスター・マーク1へと進化した。
マンチェスター マーク 1
マンチェスター・マーク1の開発は1948年8月に始まり、当初の目的は大学により現実的な計算設備を提供することでした。[15] 1948年10月、英国政府の主任科学者ベン・ロックスパイザーはプロトタイプのデモンストレーションを受け、非常に感銘を受けたため、すぐに地元企業フェランティと政府契約を結び、このマシンの商用版であるフェランティ・マーク1を製造しました。[7]
マンチェスター・マーク1には2つのバージョンが製造され、最初の中間バージョンは1949年4月に稼働しました。[15] 1949年10月までに完全に稼働した最終仕様のマシンは、[16] 4,050個のバルブを搭載し、消費電力は25キロワットでした。[17]マンチェスター・マーク1の最も重要な革新は、現代のコンピュータでは当たり前になっているインデックスレジスタを組み込んだことかもしれません。[18]
2022年6月、IEEEマイルストーンが「マンチェスター大学の「ベビー」コンピュータとその派生製品、1948-1951」に授与されました。[19]
メグとマーキュリー
Mark 1で得た経験から、開発者たちはコンピュータは純粋数学よりも科学的な用途で使われるだろうという結論に至った。そこで彼らは浮動小数点ユニットを搭載した新しいマシンの設計に着手し、1951年に作業を開始した。完成したマシンは1954年5月に最初のプログラムを実行し、Meg、つまりメガサイクルマシンと呼ばれた。このマシンはMark 1よりも小型でシンプルであり、数学の問題をより速く解くことができた。フェランティはウィリアムズ管をより信頼性の高いコアメモリに置き換えたFerranti Mercuryという商用バージョンを製造した。[20]
トランジスタコンピュータ
1952年、メグの開発と並行して、より小型で安価なコンピュータの開発が始まった。キルバーンのチームのうち2人、リチャード・グリムズデールとDC・ウェッブは、真空管の代わりに新しく開発されたトランジスタを使用したマシンの設計と構築の任務を任され、マンチェスターTCとして知られるようになった。[21]当初、利用できるデバイスはゲルマニウム 点接触トランジスタのみだった。これは、置き換えた真空管よりも信頼性が低かったが、消費電力ははるかに少なかった。[22]
このマシンは2つのバージョンが作られた。最初のバージョンは世界初のトランジスタ式コンピュータで、[23]プロトタイプであり、1953年11月16日に稼働した。[3] [24]「48ビットマシンは92個の点接触トランジスタと550個のダイオードを使用した」。[25] 2番目のバージョンは1955年4月に完成した。1955年バージョンは250個の接合トランジスタと[25] 1,300個の固体 ダイオードを使用し、消費電力は150ワットだった。ただし、このマシン[説明が必要]は125kHzのクロック波形を生成するため、また磁気ドラムメモリの読み書き回路に真空管を使用していたため、完全にトランジスタ化された最初のコンピュータではなかった。この栄誉は1955年のハーウェルCADETに与えられた。[26]
初期のトランジスタの信頼性の問題により、マシンの[説明が必要] 平均故障間隔は約90分であったが、より信頼性の高い接合型トランジスタが利用可能になると改善された。[27]トランジスタコンピュータの設計は、地元のエンジニアリング会社メトロポリタン・ビッカースのMetrovick 950に採用され、すべての回路が接合型トランジスタを使用するように変更された。6台のMetrovick 950が製造され、最初のものは1956年に完成した。それらは会社のさまざまな部門にうまく導入され、約5年間使用された。[23]
ミューズとアトラス
MUSEの開発は1956年に大学で始まりました。MUSEは「マイクロセカンドエンジン」に由来する名前で、 1命令あたり1マイクロ秒、1秒あたり100万命令に近い処理速度で動作できるコンピュータを構築することを目標としていました。 [28] Mu(またはμ )はSI単位系やその他の単位系における接頭辞で、10 −6(100万分の1) の係数を表します。
1958年末、フェランティはマンチェスター大学と共同でプロジェクトに取り組むことに同意し、その後まもなくコンピューターはアトラスと改名され、トム・キルバーンが共同事業を統括した。最初のアトラスは1962年12月7日に正式に運用が開始され、当時はIBM 7094 4台に匹敵する世界最強のコンピューターとみなされていた。[29]アトラスがオフラインになると、英国のコンピューター容量の半分が失われたと言われていた。[30]最速の命令は1.59マイクロ秒で実行され、仮想ストレージとページングの使用により、各同時ユーザーは最大100万ワードのストレージスペースを利用できた。アトラスは、今日でも一般的に使用されている多くのハードウェアとソフトウェアの概念の先駆けとなった。その中には「多くの人に最初の認識可能な現代のオペレーティングシステムであると考えられている」アトラススーパーバイザーも含まれる。[31]
他に2台のマシンが製造された。1台は英国石油会社とロンドン大学の共同事業体向け、もう1台はオックスフォード近郊のチルトンにあるアトラスコンピュータ研究所向けだった。派生システムはフェランティによってケンブリッジ大学向けに製造され、メモリ構成が異なり、ケンブリッジコンピュータ研究所が開発したタイムシェアリングオペレーティングシステムを実行したタイタンまたはアトラス2と呼ばれていた。[30]
マンチェスター大学のアトラスは1971年に廃止されたが[32]、最後のものは1974年まで使用されていた。 [33]チルトンアトラスの一部はエディンバラのスコットランド国立博物館に保存されている。
2022年6月、IEEEマイルストーンが「アトラスコンピュータと仮想メモリの発明 1957-1962」に捧げられました。[34]
MU5
マンチェスター MU5 はアトラスの後継機でした。アトラスの後継機の概略提案は、1968 年にエジンバラで開催された IFIP 会議で発表されました。[35]プロジェクトの作業と、ICT (フェランティも参加していた) との支援とサポートを得るための話し合いは 1966 年に開始されていました。後に MU5 として知られるようになったこの新しいマシンは、マシン群の最上位に位置し、アトラスの 20 倍の速度を実現することを目指していました。
1968年、科学研究会議(SRC)はマンチェスター大学に5年間で63万466ポンド(2023年には1200万ポンドに相当)の助成金を交付し[a] 、この機械を開発し、後にICLとなるICTがその製造施設を大学に提供した。その年、20人のグループが設計に携わり、そのうち11人はコンピュータサイエンス学部のスタッフ、5人は出向したICTスタッフ、4人はSRC支援スタッフだった。スタッフのピークは1971年で、研究生を含めて60人に達した[36]。
MU5 プロセッサの最も重要な新機能は、命令セットと、オペランドと命令のアクセスを高速化するための連想メモリの使用でした。命令セットは、コンパイラによる効率的なオブジェクト コードの生成、プロセッサのパイプライン構成、およびオペランドの性質に関する情報をハードウェアに提供して、オペランドを最適にバッファリングできるようにするために設計されました。したがって、名前付き変数は、名前付き記述子を使用してアクセスされる配列要素とは別にバッファリングされました。各記述子には、文字列処理命令で使用できる配列の長さが含まれていたり、ハードウェアによる配列境界チェックを可能にしたりしました。命令プリフェッチ メカニズムは、連想ジャンプ トレースを使用して、差し迫った分岐の結果を予測しました。[37]
MU5オペレーティングシステムMUSS [38] [39]は、高度な適応性を持つように設計され、マンチェスターやその他の場所のさまざまなプロセッサに移植されました。完成したMU5システムでは、3つのプロセッサ(MU5自体、ICL 1905E、PDP-11)と、多数のメモリやその他のデバイスが高速Exchangeによって相互接続されていました。[40] [41] 3つのプロセッサはすべてMUSSのバージョンを実行していました。MUSSには、さまざまな言語用のコンパイラと、コンパイルされたコードをサポートするランタイムパッケージも含まれていました。MUSSは、対応するプロセッサセットに類似した任意の仮想マシンセットを実装する小さなカーネルとして構成されていました。MUSSコードは、各仮想マシンの仮想アドレス空間の一部を形成する共通セグメントに表示されました。
MU5は1974年10月までに完全に稼働し、ICLが新しいコンピュータシリーズである2900シリーズの開発に取り組んでいると発表したのと同時期に稼働した。特に1975年6月に初めて納品されたICLの2980は、MU5の設計に大きく依存していた。[42] MU5は1982年まで大学で稼働し続けた。 [43] MU5に関するより詳しい記事は、エンジニアリングとテクノロジーの歴史ウィキで見ることができる。[44]
MU6
MU5 が完全に運用可能になると、その後継機である MU6 を製造するための新しいプロジェクトが開始されました。MU6 は、パーソナル コンピュータとして使用するための高度なマイクロプロセッサ アーキテクチャである MU6P [45]、一般または科学的なアプリケーション向けの高性能マシンである MU6-G [46] 、および並列ベクトル処理システムである MU6V [47]という一連のプロセッサになる予定でした。ベクトル命令を「エクストラコード」としてエミュレートする 68000 マイクロプロセッサに基づく MU6V のプロトタイプ モデルが構築され、テストされましたが、それ以上の開発は行われませんでした。MU6-G は SRC からの助成金で構築され、1982 年から 1987 年まで、MU5 プロジェクトの一環として開発された MUSS オペレーティング システムを使用して、省内のサービス マシンとして正常に動作しました[4]。
スピナーカー
SpiNNaker:スパイキングニューラルネットワークアーキテクチャは、マンチェスター大学の高度プロセッサ技術研究グループ(APT)のスティーブ・ファーバーによって設計された、超並列のメニーコアスーパーコンピュータアーキテクチャです。 [48] 2019年に構築され、それぞれ18個のコアと128 MBのモバイルDDR SDRAMを備えた57,600個のARM9プロセッサ(具体的にはARM968)で構成され、合計1,036,800個のコアと7TBを超えるRAMを備えています。[49]このコンピューティングプラットフォームは、人間の脳のシミュレーションに役立つスパイキングニューラルネットワーク に基づいています( Human Brain Projectを参照)。[50] [51] [52] [53] [54] [55] [56] [57] [58]
まとめ
参考文献
- ^ ラヴィントン(1998)、49ページ
- ^ ab Enticknap, Nicholas (1998年夏)、「Computing's Golden Jubilee」、Resurrection (20)、The Computer Conservation Society、ISSN 0958-7403、2012年1月9日時点のオリジナルよりアーカイブ、 2008年4月19日閲覧
- ^ ab Grimsdale, Dick、「トランジスタコンピュータ50周年」、curation.cs.manchester.ac.uk 、 2018年2月24日閲覧
- ^ ab 「マンチェスターコンピューティングのタイムライン」、マンチェスター大学、2008年7月5日時点のオリジナルよりアーカイブ、 2009年2月25日閲覧
- ^ “timeline”. 2008年7月5日. 2008年7月5日時点のオリジナルよりアーカイブ。
- ^ ラヴィントン(1998)、7ページ
- ^ ab ラヴィントン (1998)、p. 21
- ^ ラヴィントン、サイモン(1980)、初期の英国のコンピューター、マンチェスター大学出版局、ISBN 978-0-7190-0803-0
- ^ ラヴィントン、サイモン(1998)、マンチェスターコンピュータの歴史(第2版)、英国コンピュータ協会、ISBN 978-1-902505-01-5
- ^ Napper, RBE (2000)、「マンチェスター マーク 1 コンピューター」、Rojas, Raúl、Hashagen, Ulf (編)、『最初のコンピューター: 歴史とアーキテクチャ』、MIT プレス、pp. 356–377、ISBN 978-0-262-68137-7
- ^ Tootill, Geoff (1998年夏)、「The Original Original Program」、Resurrection (20)、The Computer Conservation Society、ISSN 0958-7403、2012年1月9日時点のオリジナルよりアーカイブ、 2008年4月19日閲覧。
- ^ マンチェスター科学産業博物館 (2011)、「The "Baby": The World's First Stored-Program Computer」(PDF) 、MOSI、 2012年2月15日時点のオリジナル(PDF)からアーカイブ、2012年4月3日閲覧
- ^ Williams, FC; Kilburn, T. (1948 年 9 月 25 日)、「電子デジタルコンピュータ」、Nature、162 (4117): 487、Bibcode :1948Natur.162..487W、doi : 10.1038/162487a0、S2CID 4110351
- ^ ナッパー(2000)、365ページ
- ^ ab ラヴィントン (1998)、p. 17
- ^ Napper, RBE、「The Manchester Mark 1」、マンチェスター大学、2014年2月9日時点のオリジナルよりアーカイブ、 2009年1月22日閲覧。
- ^ Lavington, SH (1977 年 7 月)、「マンチェスター マーク 1 とアトラス: 歴史的視点」(PDF)、セントラル フロリダ大学、 2009 年2 月 8 日閲覧(1978年1月Communications of the ACM 21(1)に掲載された論文の再録)
- ^ ラヴィントン(1998)、18ページ
- ^ 「マンチェスター大学の「ベビー」コンピュータとその派生製品、1948-1951」。
- ^ ラヴィントン (1998)、31 ページ
- ^ 「マンチェスター TC」トランジスタ コンピュータ - CHM 革命」。
- ^ ラヴィントン(1998)、34-35ページ
- ^ ab ラヴィントン (1998)、37 ページ
- ^ Neumann, Albrecht J. (1955年4月). 「COMPUTERS, Overseas: 5. Manchester University - A SMALL EXPERIMENTAL TRANSISTOR DIGITAL COMPUTER」. 7 (2): 16–17. 2024年5月10日時点のオリジナルよりアーカイブ。
{{cite journal}}:ジャーナルを引用するには|journal=(ヘルプ)が必要です - ^ ab 「1953: トランジスタ式コンピューターの出現 | シリコンエンジン | コンピュータ歴史博物館」。www.computerhistory.org 。 2019年9月2日閲覧。
- ^ Cooke-Yarborough, EH (1998年6月)、「英国における初期のトランジスタアプリケーションのいくつか」、エンジニアリングサイエンス&教育ジャーナル、7(3)、IEE:100–106、doi:10.1049 / esej:19980301、ISSN 0963-7346、2020年7月5日時点のオリジナルからアーカイブ、 2009年6月7日取得 (サブスクリプションが必要です)
- ^ ラヴィントン(1998)、36-37ページ
- ^ 「The Atlas」、マンチェスター大学、2012年7月28日時点のオリジナルよりアーカイブ、 2010年9月21日閲覧
- ^ ラヴィントン(1998)、41ページ
- ^ ab ラヴィントン (1998)、pp. 44–45
- ^ ラヴィントン(1980)、50-52ページ
- ^ ラヴィントン(1998)、43ページ
- ^ ラヴィントン(1998)、44ページ
- ^ 「マイルストーン:アトラスコンピュータと仮想メモリの発明、1957-1962」。2024年2月12日。
- ^ キルバーン、T.; モリス、D.; ロール、JS; サムナー、FH (1969)、「システム設計提案」、情報処理 68、第 2 巻、ノースホランド、pp. 806–811
- ^ モリス、デリック、イベット、ローランド N. (1979)、MU5 コンピュータ システム、マクミラン、p. 1
- ^ サムナー、FH (1974)、「MU5 - 設計の評価」、情報処理 74、ノースホランド、pp. 133–136
- ^ Frank, GR; Theaker, CJ (1979)、「MUSS オペレーティングシステムの設計」、ソフトウェア: 実践と経験、9 (8): 599–620、doi :10.1002/spe.4380090802、S2CID 1962276
- ^ モリス&イベット(1979)、189-211頁
- ^ Lavington, SH; Thomas, G.; Edwards, DBG (1977)、「MU5 マルチコンピュータ通信システム」、IEEE Trans. Computers、vol. C-26、pp. 19–28
- ^ モリス&イベット(1979)、132-140頁。
- ^ バックル、ジョン・K.(1978)、ICL 2900シリーズ、マクミラン・プレス
- ^ Ibbett, Roland N. (1999)、「マンチェスター大学 MU5 コンピュータ プロジェクト」、Annals of the History of Computing、21、IEEE: 24–31、doi :10.1109/85.759366
- ^ 「マンチェスター大学 MU5 コンピュータシステム」. ethw.org . 2022年6月10日.
- ^ Woods, JV; Wheen, AJT (1983). 「MU6P: 先進的なマイクロプロセッサアーキテクチャ」. The Computer Journal . 26 (3): 208–217. doi :10.1093/comjnl/26.3.208.
- ^ Edwards, DBG; Knowles, AE; Woods, JV (1980)、「MU6-G: ミニサイズのコンピュータでメインフレームのパフォーマンスを実現する新しい設計」、第 7 回国際コンピュータ アーキテクチャ シンポジウム、pp. 161–167、doi :10.1145/800053.801921、S2CID 7224504
- ^ Ibbett, RN; Capon, PC; Topham, NP (1985)、「MU6V: 並列ベクトル処理システム」、第 12 回コンピュータ アーキテクチャ国際シンポジウム、IEEE、pp. 136–144、ISBN 9780818606342
- ^ 「テーマ - マンチェスター大学コンピュータサイエンス学部」www.cs.manchester.ac.uk。
- ^ 「SpiNNaker プロジェクト - SpiNNaker チップ」。apt.cs.manchester.ac.uk。2018年11月 17 日閲覧。
- ^ SpiNNakerホームページ、マンチェスター大学、 2012年6月11日閲覧
- ^ Furber, SB ; Galluppi, F.; Temple, S.; Plana, LA (2014). 「SpiNNaker プロジェクト」. Proceedings of the IEEE . 102 (5): 652–665. doi : 10.1109/JPROC.2014.2304638 .
- ^ Xin Jin、Furber、SB、Woods、JV (2008)。「スケーラブルなチップマルチプロセッサ上のスパイキングニューラルネットワークの効率的なモデリング」。2008 IEEE 国際ニューラルネットワーク合同会議( IEEE 計算知能世界会議)。pp. 2812–2819。doi :10.1109/ IJCNN.2008.4634194。ISBN 978-1-4244-1820-6. S2CID 2103654。
- ^ 100万個のARMコアで脳シミュレータをホストする EE Timesのプロジェクトに関するニュース記事
- ^ Temple, S.; Furber, S. (2007). 「神経システム工学」. Journal of the Royal Society Interface . 4 (13): 193–206. doi :10.1098/rsif.2006.0177. PMC 2359843. PMID 17251143 . SpiNNaker プロジェクトのマニフェスト。脳機能の理解の一般的なレベルと、脳のコンピュータ モデルの構築へのアプローチを調査およびレビューします。
- ^ Plana, LA; Furber, SB ; Temple, S.; Khan, M.; Shi, Y.; Wu, J.; Yang, S. (2007). 「超並列マルチプロセッサ向け GALS インフラストラクチャ」. IEEE Design & Test of Computers . 24 (5): 454. doi :10.1109/MDT.2007.149. S2CID 16758888.SpiNNaker のグローバル非同期、ローカル同期 (GALS) の性質について説明し、プロセッサ間でニューラル「スパイク」を送信するように設計された非同期通信ハードウェアの概要を示します。
- ^ Navaridas, J.; Luján, M.; Miguel-Alonso, J.; Plana, LA; Furber, S. (2009). 「SpiNNaker の相互接続ネットワークの理解」。第23 回国際スーパーコンピューティング会議 - ICS '09 の議事録。p. 286。CiteSeerX 10.1.1.634.9481。doi : 10.1145 / 1542275.1542317。ISBN 9781605584980. S2CID 3710084。100 万コアのマシンでの SpiNNaker 相互接続のモデリングと分析。大規模なスパイキング ニューラル ネットワーク シミュレーションに対するパケット交換ネットワークの適合性を示します。
- ^ Rast, A.; Galluppi, F.; Davies, S.; Plana, L.; Patterson, C.; Sharp, T.; Lester, D.; Furber, S. (2011). 「リアルタイムニューロミメティックハードウェアでの同時異種ニューラルモデルシミュレーション」ニューラルネットワーク. 24 (9): 961–978. doi :10.1016/j.neunet.2011.06.014. PMID 21778034.他のニューロモルフィック ハードウェアとは対照的に、SpiNNaker がさまざまなニューラル モデルを (必要に応じて同時に) シミュレートする機能のデモンストレーション。
- ^ Sharp, T.; Galluppi, F.; Rast, A.; Furber, S. (2012). 「SpiNNaker による詳細な皮質マイクロ回路の電力効率の良いシミュレーション」Journal of Neuroscience Methods . 210 (1): 110–118. doi :10.1016/j.jneumeth.2012.03.001. PMID 22465805. S2CID 19083072.400万シナプス皮質回路の4チップリアルタイムシミュレーション。SpiNNakerアーキテクチャの極めて優れたエネルギー効率を示す。
注記
- ^ 英国の国内総生産デフレーターの数字は、Thomas, Ryland、Williamson, Samuel H. (2024)「当時の英国のGDPはいくらだったのか?」に掲載されているMeasuringWorthの「一貫したシリーズ」に従っています。MeasuringWorth。2024年7月15日閲覧。
