Loading article…
デジタルエレクトロニクスにおいて、同期回路とは、メモリ要素の状態変化がクロック信号によって同期されるデジタル回路のことです。順序型デジタル論理回路では、データはフリップフロップまたはラッチと呼ばれるメモリデバイスに格納されます。フリップフロップの出力は、クロック入力にパルスが印加されるまで一定であり、パルスが印加されると、フリップフロップの入力が出力にラッチされます。同期論理回路では、クロックと呼ばれる電子発振器が、クロック信号と呼ばれるパルス列（シーケンス）を生成します。このクロック信号はすべての記憶要素に印加されるため、理想的な同期回路では、記憶要素の論理レベルのすべての変化が同時に発生します。理想的には、次のクロックが発生する前に各記憶要素への入力が最終値に達するため、回路全体の動作を正確に予測できます。実際には、各論理演算に何らかの遅延が必要となるため、各同期システムが動作できる最大速度に制限が生じます。
これらの回路を正しく動作させるためには、クロック分配ネットワークの設計に細心の注意を払う必要がある。 静的タイミング解析は、安全な最大動作速度を決定するためによく用いられる。
ほぼすべてのデジタル回路、特にほぼすべてのCPUは、グローバルクロックを備えた完全同期回路です。例外は、完全同期回路と比較されることがよくあります。例外には、自己同期回路、[ 1 ] [ 2 ] [ 3 ] [ 4 ]グローバル非同期ローカル同期回路、および完全非同期回路が含まれます。