周波数分周器

周波数分周器は、クロック分周器、スケーラー、プリスケーラーとも呼ばれ、周波数の入力信号を受け取り、${\displaystyle f_{in}}$、そして周波数の出力信号を生成します。

${\displaystyle f_{out}={\frac {f_{in}}{N}}}$

どこ${\displaystyle N}$は整数です。 位相同期ループ周波数シンセサイザは、周波数分周器を使用して基準周波数の倍数となる周波数を生成します。周波数分周器は、アナログおよびデジタルアプリケーションの両方で実装できます。

アナログ周波数分周器はあまり一般的ではなく、非常に高い周波数でのみ使用されます。最新のIC技術で実装されたデジタル分周器は、数十GHzまで動作可能です。

再生

再生周波数分周器（ミラー周波数分周器とも呼ばれる） ^{[ 1 ]}は、入力信号とミキサーからのフィードバック信号を混合します。

フィードバック信号は${\displaystyle f_{in}/2}$これにより、和周波数と差周波数が生成されます。${\displaystyle f_{in}/2}$、${\displaystyle 3f_{in}/2}$ミキサーの出力で、ローパスフィルターが高周波を除去し、${\displaystyle f_{in}/2}$周波数は増幅され、ミキサーにフィードバックされる。

2のべき乗の整数除算には、入力信号でクロックされる単純なバイナリカウンタを使用できます。最下位出力ビットは入力クロックの1/2のレートで交互に切り替わり、次のビットは1/4のレートで、3番目のビットは1/8のレートで、といった具合です。整数nの除算には、フリップフロップの配置が古典的な方法です。このような除算は、温度を含む環境変動に対して、周波数と位相がソースとコヒーレントです。最も簡単な構成は、各フリップフロップが2で除算する直列接続です。このようなフリップフロップを3つ直列接続すると、8で除算するシステムになります。フリップフロップのチェーンに論理ゲートを追加することで、他の除算比を得ることができます。集積回路の論理ファミリは、一般的な除算比のいくつかに対してシングルチップソリューションを提供できます。

デジタル信号を偶数倍で割るもう1つの一般的な回路は、ジョンソンカウンタです。これは、入力信号によってクロックされるシフトレジスタネットワークの一種です。最後のレジスタの反転出力が最初のレジスタの入力にフィードバックされます。出力信号は、1つ以上のレジスタ出力から生成されます。たとえば、3つのレジスタを持つジョンソンカウンタを使用して、6で割る分周器を構成できます。カウンタの有効な値は、000、100、110、111、011、001の6つです。このパターンは、入力信号がネットワークをクロックするたびに繰り返されます。各レジスタの出力は、レジスタ間で120°の位相差を持つf/6方形波です。追加のレジスタを追加することで、追加の整数除数を得ることができます。

分数n周波数シンセサイザは、2つの整数分周器、すなわちNで分周する分周器と(N+1)で分周する分周器を用いて構成できます。モジュラスコントローラを用いることで、Nを2つの値の間で切り替え、VCOが一方のロック周波数と他方のロック周波数を交互に切り替えるようにします。VCOは、2つのロック周波数の時間平均となる周波数で安定します。分周器が2つの分周値で動作する時間の割合を変化させることで、ロックされたVCOの周波数を非常に細かい粒度で選択できます。

• 脈拍嚥下カウンター

• デルタシグマ分数nシンセサイザー
• 高周波再生型周波数分割器の研究

デジタル周波数分周器

• 2で割る、および非同期2N^リップルカウンタ分周器- 電子工作チュートリアル
• 同期分周器（3、6、9、12、デューティサイクル50%出力） - ON Semiconductor -アーカイブ済み
• 同期式3または5分周（出力デューティサイクル50%）、および1.5分周・2.5分周回路- Xilinx -アーカイブ
• 74×161個のカウンターを使用してN-0.5で割る- ホワイトペーパー