PLLマルチビット

PLLマルチビットまたはマルチビットPLLは、より多くのビットを使用することでユニビットPLLと比較してパフォーマンスが向上した位相ロックループ（PLL）です。ユニビットPLLは各カウンターの出力バスの最上位ビット（MSB）のみを使用して位相を測定しますが、マルチビットPLLはより多くのビットを使用します。^{[1] PLLは}通信に不可欠なコンポーネントです。

マルチビット PLL は、効率とパフォーマンスの向上を実現します。周波数スペクトルの利用率が向上し、より多くのユーザーに高いサービス品質(QoS) でサービスを提供できるようになり、RF 送信電力が削減され、携帯電話やその他のワイヤレスデバイスの消費電力が削減されます。

位相ロック ループは、発振器の位相を入力信号または基準信号の位相と比較しながら制御するための閉ループを含む電子部品またはシステムです。間接周波数シンセサイザーはPLL を使用します。全デジタル PLL では、電圧制御発振器(VCO) はアナログ制御信号ではなくデジタル制御信号を使用して制御されます。位相検出器は、2 つの信号間の位相差に比例した信号を生成します。PLL では、1 つの信号が基準信号で、もう 1 つの信号は制御発振器 (または発振器によって駆動される分周器) の出力です。

ユニビット位相ロック ループでは、位相はリファレンス カウンタと出力カウンタの 1 ビット、つまり最上位ビット (MSB) のみを使用して測定されます。マルチビット位相ロック ループでは、位相はリファレンス カウンタと出力カウンタの複数のビット (通常は最上位ビットを含む) を使用して測定されます。

ユニビット PLL では、出力周波数は入力周波数と 2 つのカウンターのモジュロ カウントによって定義されます。各カウンターでは、最上位ビット (MSB) のみが使用されます。カウンターの他の出力ラインは無視されます。これは無駄な情報です。

PLL には、閉ループに接続された位相検出器、フィルタ、発振器が含まれており、発振器の周波数は入力周波数に従います (入力周波数に等しくなります)。平均出力周波数は入力周波数に等しくなりますが、発振器の周波数はその平均値を中心に変動または振動します。閉ループはこのような周波数偏差を修正するように動作します。高性能の PLL はこれらの変動を低い値に抑えますが、これらの偏差を止めることはできません。制御理論を参照してください。位相ノイズ、スプリアス放出、およびジッターは、上記の現象の結果です。

• PLL 周波数シンセサイザーは、現代の通信分野で広く使用されています。たとえば、携帯電話には 3 ～ 6 個の PLL が搭載されている場合があります。
• 位相ノイズは他の加入者に干渉し、サービス品質を低下させる可能性があります。干渉は相互に発生します。ノイズが減少すると、より高速な通信が可能になり、より複雑な変調方式を使用してシンボル レートを増加できます。つまり、サンプルごとにより多くのビットを送信できます。

周波数安定時間は、PLLが別の周波数にホッピングするのにかかる時間です。周波数ホッピングはGSMで使用され、さらに最近のシステムでは多く使用されています。CDMA では、周波数ホッピングの方が位相コーディングよりも優れたパフォーマンスを実現します。

細かい周波数分解能とは、PLL が狭い間隔の周波数を生成する能力のことです。たとえば、携帯電話ネットワークでは、携帯電話の周波数を 30 kHz または 10 kHz 間隔の複数の値のいずれかに設定することが求められる場合があります。

PLL のパフォーマンス エンベロープは、上記の重要なパフォーマンス基準間の相互関係を定義します。たとえば、周波数分解能を向上させると、PLL が遅くなり、位相ノイズが高くなります。

PLL マルチビットは PLL のパフォーマンス範囲を拡張し、優れた周波数分解能と低い位相ノイズとともに、より高速なセトリング時間を実現します。

MSB から最下位ビット (LSB) に向かって進むにつれて、周波数が増加します。バイナリ カウンターの場合、次のビットはそれぞれ前のビットの周波数の 2 倍になります。モジュロ カウンターの場合、関係はより複雑になります。

2 つのカウンターの MSB のみが同じ周波数です。一方のカウンターのその他のビットの周波数は、もう一方のカウンターの周波数とは異なります。

1 つのカウンターの出力にあるすべてのビットは、まとめてデジタル バスを表します。したがって、PLL 周波数シンセサイザーには 2 つのバスがあり、1 つはリファレンス カウンター用、もう 1 つは出力 (または VCO) カウンター用です。ユニビット PLL では、2 つのデジタル バスのうち、それぞれ 1 ビット (ライン) のみが使用されます。残りの情報はすべて失われます。

PLLの設計は学際的な作業であり、PLLの専門家にとっても難しいものです。これは、マルチビットPLLよりも単純なユニビットPLLの場合です。設計では次の点を考慮する必要があります。^{[2] [3] [4] [5] [6] [7]}

• [制御理論、閉ループシステム。
• 無線周波数RF設計 - 発振器、高周波部品
• アナログ回路 - ループフィルタ
• デジタル回路 - カウンター、位相測定
• RFI/EMI、シールド、接地
• 電子部品および回路におけるノイズと位相ノイズの統計。

上記の PLL は、2 つのカウンターでより多くのビットを使用します。異なる最終値にカウントされる 2 つのデジタル バスで、異なる周波数の信号を比較するという難しい問題があります。

利用可能な追加情報を考慮して、カウンターのより高速なビットを使用することで、パフォーマンスを向上させることができます。

PLL の動作は、カウンターのオーバーフローによってさらに中断されます。この影響はマルチビット PLL にのみ関係します。ユニビット PLL の場合、1 ビットの信号 MSB のみが存在するため、オーバーフローは発生しません。

マルチビットPLLの自由度が増すため、各PLLを特定の要件に適応させることができます。これは、たとえばAltera社製のプログラマブルロジックデバイス（PLD）を使用して効果的に実装できます。^[7] Altera社は、デジタルコンポーネントと、コンポーネントの使用とプログラミングのための高度な設計ツールの両方を提供しています。

初期のマルチビットPLLは、マイクロプロセッサ、マイクロコントローラ、またはDSPを使用してスマートな実装でループを閉じました。^{[8] [9] [10] [11] [12] [13] [14]}

マルチビット PLL は、優れた周波数分解能と高速周波数ホッピング、および位相ノイズの低減と消費電力の低減を実現し、PLL の全体的なパフォーマンス範囲を向上させます。

ループ帯域幅は、位相ノイズ性能や周波数安定速度に合わせて最適化できます。周波数分解能にはあまり依存しません。

PLLの性能を向上させることで、周波数スペクトルをより有効に活用し、送信電力を削減することができます。実際、PLLの性能は継続的に向上しています。^[1]