周波数シンセサイザー

周波数シンセサイザは、単一の基準周波数からさまざまな周波数を生成する電子回路です。周波数シンセサイザは、ラジオ受信機、テレビ、携帯電話、無線電話、トランシーバー、CBラジオ、ケーブルテレビコンバータボックス、衛星受信機、GPSシステムなどのデバイスで使用されます。周波数シンセサイザは、周波数逓倍、周波数分割、直接デジタル合成、周波数混合、位相ロックループなどの技術を使用して周波数を生成します。周波数シンセサイザの出力の安定性と精度は、基準周波数入力の安定性と精度に関係しています。したがって、シンセサイザは、水晶発振器によって提供されるような安定した正確な基準周波数を使用します。

シンセサイザーには3つのタイプがあります。1つ目と2つ目のタイプは、スタンドアロンアーキテクチャとして一般的に使用されています。1つは、1960年代に登場したHP 5100A ^{[2]などの直接アナログ合成（ミックスフィルタディバイドアーキテクチャ[1]}とも呼ばれます）と、より現代的な直接デジタルシンセサイザー（DDS）（テーブルルックアップ）です。3つ目のタイプは、通信システムICの構成要素として一般的に使用されています。1つは、整数Nと分数Nを含む間接デジタル（ PLL ）シンセサイザーです。 ^[3]最近登場したTAF-DPSも直接的なアプローチです。これは、クロックパルス列の各パルスの波形を直接構築します。

デジフェーズシンセサイザーは、ある意味ではDDSに似ていますが、アーキテクチャ上の違いがあります。その利点の1つは、特定の基準周波数を持つ他のタイプのシンセサイザーよりもはるかに細かい解像度を可能にすることです。^{[4] [5]}

最近、時間平均周波数直接周期合成（TAF-DPS）と呼ばれる技術が周波数シンセサイザーファミリーの新しいメンバーとして登場しました。これは、集積回路を駆動するクロック信号の周波数生成に焦点を当てています。他のすべての技術とは異なり、時間平均周波数という新しい概念を使用します。^[6]その目的は、オンチップクロック信号生成の分野における2つの長年の問題、つまり任意の周波数生成と瞬時周波数切り替えに対処することです。

TAF-DPS は、基本時間単位から始めて、まず 2 種類のサイクル T _Aと T _{B を}作成します。次に、これら 2 種類のサイクルをインターリーブ方式で使用して、クロック パルス トレインを生成します。その結果、TAF-DPS は、任意周波数生成と瞬時周波数切り替えの問題をより効果的に解決できます。TAF コンセプトを利用した最初の回路技術 (無意識のうちではありますが) は、「フライング アダー周波数合成アーキテクチャ」または「フライング アダー PLL」であり、1990 年代後半に開発されました。2008 年に TAF コンセプトが導入されて以来、TAF で動作する周波数合成技術の開発が正式に開始されました。この技術の詳細な説明は、これらの書籍^{[7] [8]}とこの短いチュートリアルに記載されています。開発が進むにつれて、TAF-DPS がシステム レベルのイノベーションを実現する回路レベルの手段であることが徐々に明らかになっています。^[9]クロック信号生成以外の多くの分野で使用できます。クロック信号は電子工学において最も重要な信号であり、電子の世界における時間の流れを確立するため、その影響は大きい。この大きな影響は、ムーアの法則が空間から時間へと方向転換したことに表れている。^[10]

シンセサイザーが広く使用されるようになる前は、異なる周波数の放送局を受信するために、ラジオやテレビの受信機は、インダクタとコンデンサ、または時には共振伝送線路で構成される共振回路を使用して周波数を決定する局部発振器を手動で調整していました。受信機は、可変コンデンサ、または1980年代以前にテレビ受信機で一般的に使用されていたタレットチューナーなどの、目的のチャンネルに適切な同調回路を選択するスイッチのいずれかによって、さまざまな周波数に調整されました。ただし、同調回路の共振周波数はあまり安定していません。温度の変化や部品の経年劣化により周波数ドリフトが発生し、受信機が放送局の周波数からドリフトする原因になります。自動周波数制御 (AFC) によりドリフトの問題の一部は解決されますが、手動での再調整が必要になることがよくありました。送信機の周波数は安定化されているため、受信機に固定の安定した周波数の正確なソースがあれば問題は解決します。

水晶共振器はLC 回路より桁違いに安定しており、局部発振器の周波数を制御するために使用すると、 受信機の同調を保つのに十分な安定性が得られます。ただし、水晶の共振周波数はその寸法によって決まり、受信機を異なる周波数に同調させるために変更することはできません。1 つの解決策は、必要な周波数ごとに 1 つずつ、多数の水晶を使用し、正しい水晶を回路に切り替えることです。この「力ずく」手法は、必要な周波数が少数の場合は実用的ですが、多くのアプリケーションではすぐにコストがかかり、非実用的になります。たとえば、多くの国の FM ラジオバンドは、約 88 から 108 MHzの 100 個の個別チャネル周波数をサポートしています。各チャネルに同調するには、100 個の水晶が必要です。ケーブル テレビは、はるかに広い帯域でさらに多くの周波数またはチャネルをサポートできます。水晶の数が多いとコストが増加し、より大きなスペースが必要になります。

この問題を解決するために、水晶発振器によって生成された「基準周波数」から複数の周波数を生成できる回路を開発しました。これは周波数シンセサイザーと呼ばれます。新しい「合成」周波数はマスター水晶発振器から派生したものであるため、マスター水晶発振器の周波数安定性を備えています。

周波数を合成するための多くの技術が長年にわたって考案されてきました。いくつかのアプローチには、位相ロック ループ、ダブル ミックス、トリプル ミックス、高調波、ダブル ミックス分割、直接デジタル合成(DDS) などがあります。アプローチの選択は、コスト、複雑さ、周波数ステップ サイズ、スイッチング レート、位相ノイズ、スプリアス出力 などのいくつかの要因によって決まります。

コヒーレント技術は、単一の安定したマスター発振器から得られる周波数を生成します。ほとんどのアプリケーションでは水晶発振器が一般的ですが、他の共振器や周波数源を使用することもできます。非コヒーレント技術は、複数の安定した発振器のセットから周波数を生成します。^[11]商用アプリケーションのシンセサイザーの大部分は、シンプルさと低コストのため、コヒーレント技術を使用しています。

市販のラジオ受信機で使用されるシンセサイザーは、主に位相ロック ループ(PLL)に基づいています。多くの種類の周波数シンセサイザーは集積回路として提供されており、コストとサイズを削減できます。ハイエンドの受信機と電子テスト機器では、より高度な技術が、多くの場合は組み合わせて使用​​されます。

よく考え抜かれた設計手順は、シンセサイザー プロジェクトを成功に導く最初の重要なステップであると考えられています。^{[12] Manassewitsch は、周波数シンセサイザーの}システム設計では、経験豊富なシンセサイザー設計者の数だけ「最善の」設計手順があると述べています。^{[12]周波数シンセサイザーの} システム分析には、出力周波数範囲 (または周波数帯域幅またはチューニング範囲)、周波数増分 (または解像度または周波数チューニング)、周波数安定性 (または位相安定性、スプリアス出力と比較)、位相ノイズ性能 (例: スペクトル純度)、スイッチング時間(整定時間と立ち上がり時間を比較)、サイズ、消費電力、コストが含まれます。^{[13] [14]} James A. Crawford は、これらは互いに矛盾する要件であると述べています。^[14]

周波数合成技術に関する影響力のある初期の書籍としては、フロイド・M・ガードナー（1966年の「位相ロック技術」）^[15]やヴェンスラフ・F・クロウパ（1973年の「周波数合成」 ） ^[16]などがあります。

周波数合成係数が整数比である場合、機械的なギア比の関係に類似した数学的手法を周波数合成に使用することができます。 ^[16]この方法により、スペクトルスプリアスの分布と抑制を効果的に計画することができます。

DDSを含む可変周波数シンセサイザーは、通常、位相を表すために Modulo-N 演算を使用して設計されます。

位相同期ループはフィードバック制御システムです。2 つの入力信号の位相を比較し、それらの位相の差に比例する誤差信号を生成します。 ^[17]次に、誤差信号はローパス フィルタにかけられ、出力周波数を生成する電圧制御発振器(VCO) を駆動するために使用されます。出力周波数は周波数分割器を介してシステムの入力にフィードバックされ、負のフィードバックループが生成されます。出力周波数がドリフトすると、位相誤差信号が増加し、誤差を減らすために周波数が逆方向に駆動されます。このようにして、出力は他の入力の周波数にロックされます。この他の入力はリファレンスと呼ばれ、通常は周波数が非常に安定している水晶発振器から得られます。下のブロック図は、 PLLベースの周波数シンセサイザーの基本要素と配置を示しています。

周波数シンセサイザが複数の周波数を生成できる鍵となるのは、出力とフィードバック入力の間に配置された分周器です。これは通常、デジタル カウンタの形式をとり、出力信号がクロック信号として機能します。カウンタは初期カウント値にプリセットされ、クロック信号の各サイクルでカウントダウンします。カウンタがゼロに達すると、カウンタ出力の状態が変わり、カウント値が再ロードされます。この回路は、フリップフロップを使用して簡単に実装でき、デジタルであるため、他のデジタル コンポーネントやマイクロプロセッサとのインターフェイスも非常に簡単です。これにより、シンセサイザによる周波数出力をデジタル システムで簡単に制御できます。

基準信号が 100 kHz で、分周器が 1 から 100 までの任意の値にプリセットできるとします。比較器によって生成されるエラー信号は、分周器の出力も 100 kHz の場合にのみゼロになります。このためには、VCO は 100 kHz × 分周器カウント値の周波数で動作する必要があります。したがって、カウントが 1 の場合は 100 kHz、カウントが 2 の場合は 200 kHz、カウントが 10 の場合は 1 MHz というように出力されます。最も単純な整数 N 分周器では、基準周波数の整数倍しか得られないことに注意してください。分数 N 分周器は簡単に入手できます。^[18]

実際には、このタイプの周波数シンセサイザーは、コンパレータの帯域幅が限られており、エイリアシングの問題が発生する可能性があるため、非常に広い周波数範囲で動作することはできません。これにより、誤ったロック状態が発生したり、ロックがまったくできなくなったりします。さらに、非常に広い範囲で動作する高周波 VCO を作成するのは困難です。これにはいくつかの要因がありますが、主な制限はバラクタ ダイオードの容量範囲が限られていることです。ただし、シンセサイザーが使用されるほとんどのシステムでは、広大な範囲ではなく、特定のバンドの無線チャネル数など、定義された範囲内の有限の数を求めています。

多くの無線アプリケーションでは、デジタルカウンタに直接入力できる周波数よりも高い周波数が必要です。これを克服するには、カウンタ全体をECLなどの高速ロジックを使用して構築するか、より一般的には、周波数を管理可能なレベルまで下げるプリスケーラと呼ばれる高速初期分割ステージを使用します。プリスケーラは全体の分割比の一部であるため、固定プリスケーラは、無線アプリケーションで一般的に見られる狭いチャネル間隔のシステムを設計する際に問題を引き起こす可能性があります。これは、デュアルモジュラスプリスケーラを使用することで克服できます。^[18]

さらに実用的な側面としては、システムがチャンネルからチャンネルへ切り替えられる時間、最初に電源を入れたときのロックまでの時間、出力のノイズ量などが関係します。これらはすべて、システムのループ フィルタの機能です。ループ フィルタは、周波数コンパレータの出力と VCO の入力の間に配置されるローパス フィルタです。通常、周波数コンパレータの出力は短いエラー パルスの形ですが、VCO の入力は滑らかでノイズのない DC 電圧でなければなりません (この信号にノイズがあると、当然VCO の周波数変調が発生します)。フィルタリングが重いと、VCO の変化への応答が遅くなり、ドリフトが発生して応答時間が遅くなりますが、フィルタリングが軽いと、ノイズやその他の高調波の問題が発生します。したがって、フィルタの設計はシステムのパフォーマンスにとって重要であり、実際、設計者がシンセサイザー システムを構築するときに集中する主な領域です。^[18]

多くの PLL 周波数シンセサイザーは、周波数変調(FM)も生成できます。変調信号はループ フィルターの出力に追加され、VCO の周波数とシンセサイザー出力を直接変更します。変調は位相比較器の出力にも現れ、周波数分割によって振幅が減少します。ループ フィルターでブロックできないほど低い変調信号のスペクトル成分は、変調信号と反対の極性で VCO 入力に戻り、打ち消されます (ループは、これらの成分を効果的に VCO ノイズとして追跡します)。ループ フィルターのカットオフ周波数を超える変調成分は VCO 入力に戻ることができないため、VCO 出力に残ります。^[19]したがって、この単純な方式では低周波 (または DC) 変調信号を直接処理することはできませんが、この方法を使用する多くの AC 結合ビデオおよびオーディオ FM 送信機では問題になりません。このような信号は、PLL ループ フィルターのカットオフ周波数を超えるサブキャリアに配置することもできます。

PLL周波数シンセサイザーは、2点変調を使用して低周波数からDCまで変調して上記の制限を克服することもできます。^[20]変調は以前と同様にVCOに適用されますが、高速デルタシグマADCを使用してアナログFM信号に同期してシンセサイザーにデジタル的にも適用されます。

• スーパーヘテロダイン受信機
• デジタル制御発振器
• デュアルモジュラスプリスケーラ
• ワドリーループ

• Ulrich L. Rohde「デジタル PLL 周波数シンセサイザー - 理論と設計」、Prentice-Hall, Inc.、ニュージャージー州エングルウッド クリフス、1983 年 1 月
• Ulrich L. Rohde「マイクロ波およびワイヤレスシンセサイザー：理論と設計」、John Wiley & Sons、1997 年 8 月、ISBN 0-471-52019-5 

ウィキメディア・コモンズには、周波数シンセサイザーに関連するメディアがあります。

• Hewlett-Packard (1965 年 12 月)。モデル 5100A シンセサイザー(PDF)。操作およびサービス マニュアル。
• Hewlett-Packard (1965 年 8 月)。モデル 5110A シンセサイザー ドライバー(PDF)。操作およびサービス マニュアル。
• 周波数シンセサイザー 米国特許 3,555,446、ブレイマー、ニューブランズウィック州、(1971 年 1 月 12 日)
• Oliver, Bernard M. (1964 年 5 月). 「デジタル周波数合成」(PDF) . Hewlett-Packard Journal . 15 (9): 1. 2022-12-09 にオリジナル(PDF)からアーカイブ。2017-05-14に取得。
• Van Duzer, Victor E. (1964 年 5 月)。「優れた安定性、高速スイッチング、高分解能を備えた 0-50 Mc 周波数シンセサイザー」(PDF)。Hewlett -Packard Journal。15 ( 9): 1–6。2022 年 12 月9日にオリジナル(PDF)からアーカイブ。2017年 5 月 14 日に取得。HP 5100A ダイレクト シンセサイザー: コム ジェネレーター、フィルター、ミックス、分割。3.0bcd MHz が与えられた場合、24 MHz とミックスしてフィルター処理して 27.0bcd MHz を取得し、3.a MHz とミックスしてフィルター処理して 30.abcd MHz を取得し、10 で割ってフィルター処理して 3.0abcd MHz を取得し、次のステージに送って別の桁を取得するか、最大 360.abcd MHz までミックスして、1 MHz (30～39 MHz) および 10 MHz (350～390 MHz) ステップで他の周波数とのミックス処理とフィルター処理を開始します。スプリアス信号は -90 dB です (p. 2)。
• Van Duzer, Victor E. (1964 年 5 月)。「周波数シンセサイザーの応用に関する注記」(PDF)。Hewlett -Packard Journal。15 ( 9): 7–8。2022 年 12 月9日のオリジナル(PDF)からアーカイブ。2017年 5 月 14 日に取得。
• Cutler, Leonard S. (1963年12月)。「HP周波数シンセサイザーによるセシウムビームチューブの原子スペクトル線の検査」(PDF)。Hewlett -Packard Journal。15 ( 4)。2022年12月9日にオリジナル(PDF)からアーカイブ。 2017年5月17日閲覧。
• Shanahan, John. C. (1971 年 12 月)。「信号生成と信号合成の統合: 信号生成と信号使用の問題に対する同時ソリューションが考案されました。ベンチと自動使用の両方を最適化しながら」(PDF)。Hewlett -Packard Journal。23 ( 4): 2–13。2022 年 8 月14日にオリジナル(PDF)からアーカイブ。2017 年 5 月 14 日に取得。HP 8660A/B マルチループ PLL シンセサイザー。