位相同期回路

位相同期ループまたは位相ロック ループ( PLL ) は、入力信号の位相に対して位相が固定された出力信号を生成する制御システムです。入力位相と出力位相を同期させるということは、入力周波数と出力周波数を同じに保つということでもあり、位相同期ループは入力周波数を追跡することもできます。また、周波数分周器を組み込むことで、PLL は入力周波数の倍数である安定した周波数を生成できます。

これらの特性は、クロック同期、復調、周波数合成、クロック乗算器、およびノイズの多い通信チャネルからの信号回復に使用されます。 1969 年以降、単一の集積回路で完全な PLL ビルディング ブロックを提供できるようになり、現在では 1ヘルツの数分の 1 から数ギガヘルツまでの出力周波数を実現しています。 そのため、PLL は、ラジオ、電気通信、コンピューター(マイクロプロセッサーで正確にタイミングされたクロック信号を配信するなど)、グリッド接続インバーター(太陽光発電やバッテリーなどのDC再生可能資源やストレージ要素を電力網に統合するために使用される電子電力コンバーター)、およびその他の電子アプリケーションで広く使用されています。

シンプルなアナログPLL は、可変周波数発振器とフィードバック ループ内の位相検出器で構成される電子回路です(図 1)。発振器は、印加電圧に比例した周波数の周期信号V _{o を}生成します。そのため、電圧制御発振器(VCO) と呼ばれます。位相検出器は、VCO の出力信号の位相を周期的な入力基準信号V _iの位相と比較し、電圧 (フィルターによって安定化) を出力して、発振器の周波数を調整し、V _oの位相をV _iの位相に一致させます。

位相は時間に比例するため、^[a]位相差は時間差に対応します。

そのままにしておくと、時計が異なれば、時間の進み具合も少しずつ違ってきます。たとえば、機械式時計は、基準となる原子時計( NIST-F2など) と比べて、1 時間あたり数秒早かったり遅かったりすることがあります。この時間差は、時間が経つにつれて大きくなります。代わりに、時計の所有者は、機械式時計を基準となる時計に位相ロックすることで (精度はさまざまですが) 同期させることができます。

非効率的な同期方法では、所有者が毎週、より正確な時計の時刻に自分の時計をリセットします。しかし、そのままにしておくと、時計は基準時計から 1 時間あたり数秒ずつずれ続けます。

より効率的な同期方法 (図 1 の単純な PLL に類似) では、一部の時計で利用できる高速/低速タイミング調整コントロール (VCO の周波数を調整する方法に類似) を使用します。位相比較器と同様に、所有者は時計のずれに気付き、タイミング調整をわずかな比例量だけ回して、時計の周波数を少し遅くしたり (時計が高速の場合)、または速くしたり (時計が低速の場合) できます。過剰補正しなければ、時計は以前よりも正確になります。このような週単位の調整を繰り返すと、時計の秒の概念は基準時計とほぼ一致するため、周波数と位相の両方がロックされていると言えます。

位相同期ループの初期の電気機械バージョンは、1921 年にShortt-Synchronome クロックで使用されました。

弱く結合した振り子時計の自発的な同期は、1673年にオランダの物理学者クリスティアーン・ホイヘンスによって早くも記録されています。 ^[1] 19世紀初頭、レイリー卿は弱く結合したオルガンのパイプと音叉の同期を観察しました。^[2] 1919年、WHエクルズとJHヴィンセントは、わずかに異なる周波数で振動するように調整されていたが、共振回路に結合された2つの電子発振器がすぐに同じ周波数で振動することを発見しました。^[3]電子発振器の自動同期は、1923年にエドワード・ビクター・アップルトンによって説明されました。^[4]

1925年、ブリストル大学で最初の電気工学教授を務めたデイビッド・ロバートソンは、新しいウィルス記念館のグレート・ジョージの鐘の鳴らし方を制御するために、時計の設計に位相同期を導入した。ロバートソンの時計には、振り子の振動速度を変えることができる電気機械装置が組み込まれており、毎朝10:00 GMT にグリニッジ天文台から入ってくる電信パルスと振り子の位相を比較する回路から補正信号を生成していた。現代の電子式 PLL のすべての要素に相当するものを含むロバートソンのシステムは、位相検出器が 1970年代まで見られなかった位相/周波数検出器用のトランジスタ回路のリレー ロジック実装であった点で、時代を著しく先取りしていた。 

ロバートソンの研究は、1932年にイギリスの研究者がエドウィン・アームストロングのスーパーヘテロダイン受信機の代替としてホモダイン受信機または直接変換受信機を開発した際に、後に位相同期ループと呼ばれるようになったものの研究に先立って行われた。ホモダインまたはシンクロダインシステムでは、局部発振器を所望の入力周波数に同調させ、入力信号と乗算する。結果として得られる出力信号には、元の変調情報が含まれる。目的は、スーパーヘテロダイン受信機よりも同調回路の数が少ない代替受信機回路を開発することだった。局部発振器は周波数が急速にドリフトするため、自動補正信号を発振器に適用して、所望の信号と同じ位相と周波数を維持する。この技術は、1932年にフランスの雑誌L'Onde Électriqueに掲載されたアンリ・ド・ベレスシーズの論文で説明された。^{[5] [6] [7]}

少なくとも1930年代後半以降のアナログテレビ受信機では、位相同期ループの水平および垂直スイープ回路が放送信号の同期パルスに同期しています。^[8]

1969年、Signetics社は、チップ上に完全な位相同期回路システムを備えたバイポーラトランジスタを使用したNE565のような低コストのモノリシック集積回路の製品ラインを発表し^[9]、この技術の用途は拡大しました。数年後、RCA社はCMOSを使用したCD4046マイクロパワー位相同期回路を発表し、これもまた人気の高い集積回路の構成要素となりました。

位相ロック ループ メカニズムは、アナログ回路またはデジタル回路として実装できます。どちらの実装でも同じ基本構造が使用されます。

アナログ PLL 回路には 4 つの基本要素が含まれます。

• 位相検出器
• ローパスフィルタ
• 電圧制御発振器
• フィードバックパス（周波数分割器を含む場合がある）

PLLにはいくつかのバリエーションがあります。使用される用語には、「アナログ位相ロックループ」(APLL)、別名「リニア位相ロックループ」(LPLL)、「デジタル位相ロックループ」(DPLL)、「全デジタル位相ロックループ」(ADPLL)、および「ソフトウェア位相ロックループ」(SPLL)などがあります。^[10]

アナログまたはリニア PLL (APLL)

位相検出器はアナログ乗算器です。ループ フィルタはアクティブまたはパッシブです。電圧制御発振器(VCO) を使用します。ループ フィルタの伝達関数が原点に 1 つの極だけを持つ場合、 APLL はタイプ IIであると言われます(タイプ II APLL のプルイン範囲に関する Egan の予想も参照)。

デジタルPLL（DPLL）

デジタル位相検出器 ( XOR、エッジトリガーJK フリップフロップ、位相周波数検出器など) を備えたアナログ PLL。ループ内にデジタル分周器がある場合があります。

全デジタルPLL（ADPLL）

位相検出器、フィルタ、発振器はデジタルです。数値制御発振器(NCO) を使用します。

ニューロンPLL（NPLL）

位相検出器はニューロンの非線形性によって実現され、発振器はレート制御された振動ニューロンによって実現される。^[11]

ソフトウェアPLL（SPLL）

機能ブロックは、専用のハードウェアではなくソフトウェアによって実装されます。

チャージポンプPLL（CP-PLL）

CP-PLL は、位相周波数検出器と方形波形信号を使用した位相ロック ループの修正版です。CP -PLL に関するガードナーの予想も参照してください。

• 入力して注文します。
• 周波数範囲: ホールドイン範囲(トラッキング範囲)、プルイン範囲(キャプチャ範囲、アクイジション範囲)、ロックイン範囲。^[12]ガードナーのロックイン範囲に関する問題、タイプII APLLのプルイン範囲に関するイーガンの予想、PLL範囲の一致に関するビタビの問題も参照。
• ループ帯域幅: 制御ループの速度を定義します。
• 過渡応答: オーバーシュートや一定の精度 (50 ppm など) までの安定時間など。
• 定常エラー: 残存位相またはタイミング エラーなど。
• 出力スペクトルの純度: 特定の VCO チューニング電圧リップルから生成されるサイドバンドのようなもの。
• 位相ノイズ: 特定の周波数帯域のノイズ エネルギーによって定義されます (キャリアからの 10 kHz オフセットなど)。VCO 位相ノイズ、PLL 帯域幅などに大きく依存します。
• 一般的なパラメータ: 消費電力、電源電圧範囲、出力振幅など。

位相同期ループは同期の目的で広く使用されています。宇宙通信では、コヒーレント復調と閾値拡張、ビット同期、シンボル同期に使用されます。位相同期ループは、周波数変調信号の復調 にも使用できます。無線送信機では、PLLを使用して、基準周波数の倍数で、基準周波数と同じ安定性を持つ新しい周波数を合成します。^[13]

その他のアプリケーションには次のものがあります:

• 周波数変調(FM)の復調: PLL が FM 信号にロックされている場合、VCO は入力信号の瞬間周波数を追跡します。VCO を制御し、入力信号とのロックを維持するフィルタリングされたエラー電圧は、復調された FM 出力です。VCO の伝達特性によって、復調出力の直線性が決まります。集積回路 PLL で使用される VCO は直線性が高いため、直線性の高い FM 復調器を実現できます。
• 周波数シフトキーイング(FSK)の復調: デジタルデータ通信およびコンピュータ周辺機器では、バイナリデータは、2 つの事前設定された周波数間でシフトされる搬送周波数によって送信されます。
• ノイズに埋もれてしまう小さな信号の回復（基準周波数を追跡するロックインアンプ）
• ディスクドライブなどのデータストリームからのクロックタイミング情報の回復
• マイクロプロセッサのクロック乗算器。正確なタイミング関係を維持しながら、内部プロセッサ要素を外部接続よりも高速に実行できます。
• 通信およびリモート制御用のモデムおよびその他のトーン信号の復調。
• ビデオ信号のDSP。位相ロックループは、入力アナログビデオ信号の位相と周波数を同期させてサンプリングし、デジタル処理するためにも使用されます。
• 周波数変調モードの原子間力顕微鏡。先端と表面の相互作用によるカンチレバーの共振周波数の変化を検出します。
• DCモーター 駆動

一部のデータ ストリーム、特に高速シリアル データ ストリーム (ディスク ドライブの磁気ヘッドからの生のデータ ストリームなど) は、クロックを伴わずに送信されます。受信機は、おおよその周波数基準からクロックを生成し、PLL を使用してデータ ストリームの信号エッジに位相を合わせます。このプロセスは、クロック回復と呼ばれます。この方式が機能するには、データ ストリームに、PLL の発振器のドリフトを修正できるほどの頻度でエッジが存在する必要があります。したがって、エッジ間の最大時間に上限が厳密に定められたライン コード( 8b/10b エンコードなど) が、通常、データのエンコードに使用されます。

クロックがデータと並行して送信される場合、そのクロックを使用してデータをサンプリングできます。クロックは、データをサンプリングするフリップフロップを駆動する前に受信して増幅する必要があるため、検出されたクロックエッジと受信データウィンドウの間には、プロセス、温度、電圧に依存する有限の遅延が発生します。この遅延により、データを送信できる周波数が制限されます。この遅延を解消する方法の 1 つは、受信側にデスキュー PLL を含めて、各データフリップフロップのクロックが受信クロックと位相整合されるようにすることです。このタイプのアプリケーションでは、遅延ロックループ(DLL) と呼ばれる特別な形式の PLL がよく使用されます。^[14]

多くの電子システムには、水晶発振器の実用的な周波数をはるかに超える数百メガヘルツからギガヘルツで動作するさまざまな種類のプロセッサが含まれています。通常、これらのプロセッサに供給されるクロックは、低周波数の基準クロック (通常は 50 または 100 MHz) をプロセッサの動作周波数まで乗算するクロック ジェネレータ PLL から供給されます。動作周波数が数ギガヘルツで、基準水晶が数十または数百メガヘルツの場合、乗算係数は非常に大きくなることがあります。

すべての電子システムは、不要な無線周波数エネルギーを放出します。さまざまな規制機関 (米国のFCCなど) が、放出されるエネルギーとそれによって引き起こされる干渉に制限を設けています。放出されるノイズは、通常、鋭いスペクトル ピーク (通常はデバイスの動作周波数といくつかの高調波) に現れます。システム設計者は、スペクトル拡散 PLL を使用して、エネルギーをスペクトルのより広い部分に拡散することで、高 Q 受信機への干渉を減らすことができます。たとえば、動作周波数をわずかに (約 1%) 上下させることで、数百 MHz で動作するデバイスは、干渉を数 MHz のスペクトルに均等に拡散できます。これにより、数十 kHz の帯域幅を持つ放送FM ラジオチャネルで見られるノイズの量が大幅に減ります。

通常、基準クロックはチップに入り、位相ロック ループ (PLL) を駆動し、次にシステムのクロック分配を駆動します。クロック分配は通常、クロックがすべてのエンドポイントに同時に到着するようにバランスが取られています。これらのエンドポイントの 1 つは、PLL のフィードバック入力です。PLL の機能は、分配されたクロックを入力基準クロックと比較し、基準クロックとフィードバック クロックの位相と周波数が一致するまで、出力の位相と周波数を変化させることです。

PLL はいたるところに存在し、数フィートのシステムのクロックや、個々のチップの小さな部分のクロックを調整します。リファレンス クロックは、純粋なクロックではなく、PLL がそのストリームから通常のクロックを復元できるほど十分な遷移を持つデータ ストリームである場合があります。リファレンス クロックは、クロック分配によって駆動されるクロックと同じ周波数である場合もあれば、分配されたクロックがリファレンスの有理数倍である場合もあります。

PLL は、振幅変調 (AM) 信号を同期的に復調するために使用できます。PLL は、入力された AM 信号の搬送波の位相と周波数を復元します。VCO で復元された位相は搬送波の位相と 90° 異なるため、一致するように位相がシフトされ、乗算器に送られます。乗算器の出力には、和と差の周波数信号の両方が含まれ、復調された出力はローパス フィルタリングによって得られます。PLL は VCO 出力に非常に近い搬送波周波数にのみ応答するため、PLL AM 検出器は、従来のピーク型 AM 復調器では不可能な高度な選択性とノイズ耐性を示します。ただし、AM 信号の変調度が 100% の場合、ループはロックを失う可能性があります。^[15]

すべての PLL に共通する望ましい特性の 1 つは、基準クロック エッジとフィードバック クロック エッジが非常に近い位置に揃うことです。PLL がロックしたときの 2 つの信号の位相間の平均時間差は、静的位相オフセット(定常位相誤差とも呼ばれます) と呼ばれます。これらの位相間の変動は、トラッキングジッタと呼ばれます。理想的には、静的位相オフセットはゼロで、トラッキング ジッタは可能な限り低くする必要があります。^{[疑わしい–議論する]}

位相ノイズはPLLで観察される別のタイプのジッタであり、発振器自体と発振器の周波数制御回路で使用される要素によって引き起こされます。この点では、いくつかの技術が他の技術よりも優れたパフォーマンスを発揮することが知られています。最高のデジタルPLLは、エミッタ結合ロジック（ECL ）要素で構成されていますが、消費電力が高くなります。PLL回路で位相ノイズを低く抑えるには、トランジスタトランジスタロジック（ TTL）やCMOSなどの飽和ロジックファミリを避けるのが最善です。^[16]

すべての PLL に求められるもう 1 つの特性は、生成されたクロックの位相と周波数が、電源ラインとグランド供給ラインの電圧、および PLL 回路が製造されている基板の電圧の急激な変化の影響を受けないことです。これは基板および電源のノイズ除去と呼ばれます。ノイズ除去率が高いほど、優れています。

出力の位相ノイズをさらに改善するには、PLL 内の VCO の後に 注入ロック発振器を使用できます。

デジタル無線通信システム (GSM、CDMA など) では、送信時に局部発振器のアップコンバージョン、受信時にダウンコンバージョンを行うために PLL が使用されます。ほとんどの携帯電話では、この機能は主に 1 つの集積回路に統合されており、端末のコストとサイズを削減しています。ただし、基地局端末には高い性能が求められるため、送信回路と受信回路は、必要な性能レベルを達成するために個別のコンポーネントで構築されています。GSM 局部発振器モジュールは、通常、周波数シンセサイザー集積回路と個別の共振器 VCO で構築されます。^{[引用が必要]}

電圧源インバータに基づくグリッド接続インバータは、 PLL を使用して測定されるグリッドの電圧位相角に対する、生成する電圧の位相角の関数として、AC 電力グリッドに実際の電力を供給または消費します。太陽光発電アプリケーションでは、生成される正弦波がグリッド電圧波よりも進んでいるほど、グリッドに注入される電力が多くなります。バッテリー アプリケーションでは、生成される正弦波がグリッド電圧波よりも遅れているほど、バッテリーがグリッドから充電される量が多くなり、生成される正弦波がグリッド電圧波よりも進んでいるほど、バッテリーがグリッドに放電する量が多くなります。^{[引用が必要]}

図のブロック図は、出力F _Oを生成するために使用される入力信号F _{I を}示している。入力信号は参照信号（F _REFと略されることもある）と呼ばれることが多い。^[17]

入力では、位相検出器 (図では位相周波数検出器とチャージ ポンプブロックとして表示) が 2 つの入力信号を比較し、位相差に比例するエラー信号を生成します。エラー信号はその後ローパス フィルタされ、出力位相を生成する VCO を駆動するために使用されます。出力はオプションの分周器を介してシステムの入力に送り返され、負のフィードバック ループが生成されます。出力位相がドリフトすると、エラー信号が増加し、エラーを減らすために VCO 位相が逆方向に駆動されます。したがって、出力位相は入力の位相にロックされます。

アナログ位相同期ループは、一般的に、負帰還構成で配置されたアナログ位相検出器、ローパス フィルタ、および VCO で構築されます。デジタル位相同期ループは、デジタル位相検出器を使用します。また、PLL の出力信号周波数を基準周波数の有理数倍にするために、フィードバック パスまたは基準パス、またはその両方に分周器を配置することもあります。基準周波数の非整数倍は、フィードバック パスの単純なN除算カウンタをプログラム可能なパルス スワロー カウンタに置き換えることによっても作成できます。この手法は通常、フラクショナル N シンセサイザまたはフラクショナル N PLLと呼ばれます。 ^{[疑わしい–議論]}

発振器は周期的な出力信号を生成します。最初は発振器の周波数が基準信号とほぼ同じであると仮定します。発振器の位相が基準信号の位相より遅れると、位相検出器は発振器の制御電圧を変更して発振器を高速化します。同様に、位相が基準信号より先に進んだ場合、位相検出器は制御電圧を変更して発振器を低速化します。最初は発振器が基準周波数から離れている可能性があるため、実際の位相検出器は周波数差にも反応して、許容入力のロックイン範囲を拡大します。アプリケーションに応じて、制御発振器の出力または発振器への制御信号のいずれかが PLL システムの有効な出力を提供します。^{[引用が必要]}

位相検出器（PD）は、2つの信号間の位相差を表す電圧を生成します。PLLでは、位相検出器の2つの入力は基準入力とVCOからのフィードバックです。PD出力電圧は、2つの入力間の位相差が一定に保たれるようにVCOを制御するために使用され、負帰還システムになります。 ^[18]

位相検出器のタイプによってパフォーマンス特性が異なります。

たとえば、周波数ミキサーは高調波を生成し、VCO 信号のスペクトル純度が重要なアプリケーションでは複雑さが増します。その結果生じる不要な (スプリアス) サイドバンド (「リファレンス スパー」とも呼ばれます) は、フィルター要件を支配し、キャプチャ範囲を要件より大幅に縮小したり、ロック時間を要件より長くしたりします。これらのアプリケーションでは、出力にそれほど深刻なリファレンス スパー コンポーネントを持たない、より複雑なデジタル位相検出器が使用されます。また、ロック状態の場合、このタイプの位相検出器を使用した入力での定常位相差は 90 度近くになります。^{[引用が必要]}

PLL アプリケーションでは、ループがロックされていないことを知ることが頻繁に必要になります。より複雑なデジタル位相周波数検出器には通常、ロックされていない状態を信頼性高く示す出力があります。

XORゲートは、効果的でありながらシンプルな位相検出器としてデジタル PLL でよく使用されます。また、回路を少し変更するだけでアナログ感覚でも使用できます。

一般的に PLL ループ フィルター (通常はローパス フィルター) と呼ばれるブロックには、通常 2 つの異なる機能があります。

主な機能は、ループ ダイナミクス(安定性とも呼ばれる) を決定することです。これは、基準周波数の変化、フィードバック デバイダの変化、または起動時などの外乱に対するループの応答方法です。一般的な考慮事項は、ループがロックを達成できる範囲 (プルイン範囲、ロック範囲、またはキャプチャ範囲)、ループがロックを達成する速度 (ロック時間、ロックアップ時間、または整定時間)、およびダンピング動作です。アプリケーションによっては、単純な比例 (ゲインまたは減衰)、積分 (ローパスフィルタ)、および/または微分(ハイパス フィルタ) の 1 つ以上が必要になる場合があります。このために一般的に調べられるループ パラメータは、ループのゲイン マージンと位相マージンです。PIDコントローラを含む制御理論の一般的な概念が、この機能の設計に使用されます。

2 番目によく考慮される点は、位相検出器の出力に現れ、その後 VCO 制御入力に適用される基準周波数エネルギー (リップル) の量を制限することです。この周波数は VCO を変調し、一般に「基準スプリアス」と呼ばれる FM サイドバンドを生成します。

このブロックの設計は、これらの考慮事項のいずれかによって支配されるか、または 2 つの相互作用を調整する複雑なプロセスになる場合があります。帯域幅を増やすことによる典型的なトレードオフは、安定性の低下です。逆に、安定性を向上させるために追加のダンピングを行うことによるトレードオフは、速度の低下とセトリング時間の増加です。位相ノイズも影響を受けることがよくあります。^[13]

すべての位相ロック ループは、可変周波数機能を備えた発振器要素を使用します。これは、APLL の場合はアナログ回路で駆動されるアナログ VCO であり、一部の DPLL 設計の場合のようにデジタル - アナログ コンバータを使用してデジタルで駆動されます。数値制御発振器などの純粋なデジタル発振器は、ADPLL で使用されます。^{[引用が必要]}

PLL には、発振器と位相検出器へのフィードバック入力の間に分周器が含まれ、周波数シンセサイザーを生成することがあります。プログラマブル分周器は、安定した正確な単一の水晶制御基準発振器(商業規模の水熱合成によって安価な合成水晶が提供される前は高価でした)から多数の周波数を生成できるため、無線送信機アプリケーションやコンピューターのクロックに特に役立ちます。

一部の PLL には、基準クロックと位相検出器への基準入力の間に分周器も含まれています。フィードバック パスの分周器が で割り、基準入力分周器が で割り算する場合、PLL は基準周波数を で乗算できます。PLL に低い周波数を入力する方が簡単に思えるかもしれませんが、基準周波数が他の問題によって制約される場合があり、その場合は基準分周器が役立ちます。 ${\displaystyle N}$${\displaystyle M}$${\displaystyle N/M}$

周波数乗算は、VCO 出力を基準信号のN次高調波にロックすることによっても実現できます。この設計では、単純な位相検出器の代わりに、高調波ミキサー (サンプリング ミキサー) を使用します。高調波ミキサーは、基準信号を高調波が豊富なインパルス列に変換します。 ^[b] VCO 出力は、これらの高調波の 1 つに近くなるように粗調整されます。その結果、目的の高調波ミキサー出力 ( N 次高調波と VCO 出力の差を表す) は、ループ フィルターの通過帯域内に収まります。

また、フィードバックは周波数分周器に限定されないことにも注意してください。この要素は、周波数乗算器やミキサーなどの他の要素である可能性があります。乗算器は、VCO 出力を基準周波数の倍数ではなく分数にします。ミキサーは、固定オフセットで VCO 周波数を変換できます。また、これらを組み合わせることもできます。たとえば、ミキサーの後に分周器を置くと、ループ ゲインを失わずに、分周器を VCO よりはるかに低い周波数で動作させることができます。

位相検出器と線形フィルタとしてアナログ乗算器を備えた位相同期ループを支配する方程式は、次のように導出できます。位相検出器への入力を、VCO の出力を とします。ここで、位相は 、です。関数と は信号の波形を表します。位相検出器の出力は次のように表されます。 ${\displaystyle f_{1}(\theta _{1}(t))}$${\displaystyle f_{2}(\theta _{2}(t))}$${\displaystyle \theta _{1}(t)}$${\displaystyle \theta _{2}(t)}$${\displaystyle f_{1}(\theta )}$${\displaystyle f_{2}(\theta )}$${\displaystyle \varphi (t)}$

${\displaystyle \varphi (t)=f_{1}(\theta _{1}(t))f_{2}(\theta _{2}(t))}$

VCO周波数は通常、VCO入力の関数として次 のよう に表されます。${\displaystyle g(t)}$

${\displaystyle {\dot {\theta }}_{2}(t)=\omega _{2}(t)=\omega _{\text{free}}+g_{v}g(t)\,}$

ここで、はVCO の 感度であり、Hz / V で表されます。は VCO の自走周波数です。 ${\displaystyle g_{v}}$${\displaystyle \omega _{\text{free}}}$

ループフィルタは線形微分方程式のシステムで記述できる。

${\displaystyle {\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (t),\\g(t)&=&c^{*}x,\end{array}}\quad x(0)=x_{0},}$

ここで、はフィルタの入力、 はフィルタの出力、は - 行 -列の行列 、はフィルタの初期状態を表します。星印は共役転置です。 ${\displaystyle \varphi (t)}$${\displaystyle g(t)}$${\displaystyle A}$${\displaystyle n}$${\displaystyle n}$${\displaystyle x\in \mathbb {C} ^{n},\quad b\in \mathbb {R} ^{n},\quad c\in \mathbb {C} ^{n},\quad }$${\displaystyle x_{0}\in \mathbb {C} ^{n}}$

したがって、次のシステムはPLLを記述する。

${\displaystyle {\begin{array}{rcl}{\dot {x}}&=&Ax+bf_{1}(\theta _{1}(t))f_{2}(\theta _{2}(t)),\\{\dot {\theta }}_{2}&=&\omega _{\text{free}}+g_{v}(c^{*}x)\\\end{array}}\quad x(0)=x_{0},\quad \theta _{2}(0)=\theta _{0}.}$

ここで、は初期位相シフトです。 ${\displaystyle \theta _{0}}$

PLLの入力とVCOの出力が 高周波信号であるとします。任意の区分微分可能な-周期関数 とに対して、フィルタの 出力が${\displaystyle f_{1}(\theta _{1}(t))}$${\displaystyle f_{2}(\theta _{2}(t))}$${\displaystyle 2\pi }$${\displaystyle f_{1}(\theta )}$${\displaystyle f_{2}(\theta )}$${\displaystyle \varphi (\theta )}$${\displaystyle G(t)}$

${\displaystyle {\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (\theta _{1}(t)-\theta _{2}(t)),\\G(t)&=&c^{*}x,\end{array}}\quad x(0)=x_{0},}$

位相領域における関数は、時間領域モデルにおけるフィルタの出力に漸近的に等しい（周波数に対する 差は小さい）。 ^{[19] [20]} ここで関数は位相検出器の特性である。 ${\displaystyle G(t)-g(t)}$ ${\displaystyle \varphi (\theta )}$

位相差 で表す${\displaystyle \theta _{\Delta }(t)}$

${\displaystyle \theta _{\Delta }=\theta _{1}(t)-\theta _{2}(t).}$

そして、次の力学系はPLLの挙動を記述する。

${\displaystyle {\begin{array}{rcl}{\dot {x}}&=&Ax+b\varphi (\theta _{\Delta }),\\{\dot {\theta }}_{\Delta }&=&\omega _{\Delta }-g_{v}(c^{*}x).\\\end{array}}\quad x(0)=x_{0},\quad \theta _{\Delta }(0)=\theta _{1}(0)-\theta _{2}(0).}$

ここで、は基準発振器の周波数です（ は一定であると仮定します）。 ${\displaystyle \omega _{\Delta }=\omega _{1}-\omega _{\text{free}}}$${\displaystyle \omega _{1}}$${\displaystyle \omega _{\text{free}}}$

正弦波信号を考える

${\displaystyle f_{1}(\theta _{1}(t))=A_{1}\sin(\theta _{1}(t)),\quad f_{2}(\theta _{2}(t))=A_{2}\cos(\theta _{2}(t))}$

フィルタとして単純な1極RC回路を用いる。時間領域モデルは次の形式をとる。

${\displaystyle {\begin{aligned}{\dot {x}}&=-{\frac {1}{RC}}x+{\frac {1}{RC}}A_{1}A_{2}\sin(\theta _{1}(t))\cos(\theta _{2}(t)),\\[6pt]{\dot {\theta }}_{2}&=\omega _{\text{free}}+g_{v}(c^{*}x)\end{aligned}}}$

^{この信号のPD特性は[21]}に 等しい

${\displaystyle \varphi (\theta _{1}-\theta _{2})={\frac {A_{1}A_{2}}{2}}\sin(\theta _{1}-\theta _{2})}$

したがって、位相領域モデルは次の形式をとる。

${\displaystyle {\begin{aligned}{\dot {x}}&=-{\frac {1}{RC}}x+{\frac {1}{RC}}{\frac {A_{1}A_{2}}{2}}\sin(\theta _{\Delta }),\\[6pt]{\dot {\theta }}_{\Delta }&=\omega _{\Delta }-g_{v}(c^{*}x).\end{aligned}}}$

この方程式系は数学の振り子の方程式と同等である。

${\displaystyle {\begin{aligned}x&={\frac {{\dot {\theta }}_{2}-\omega _{2}}{g_{v}c^{*}}}={\frac {\omega _{1}-{\dot {\theta }}_{\Delta }-\omega _{2}}{g_{v}c^{*}}},\\[6pt]{\dot {x}}&={\frac {{\ddot {\theta }}_{2}}{g_{v}c^{*}}},\\[6pt]\theta _{1}&=\omega _{1}t+\Psi ,\\[6pt]\theta _{\Delta }&=\theta _{1}-\theta _{2},\\[6pt]{\dot {\theta }}_{\Delta }&={\dot {\theta }}_{1}-{\dot {\theta }}_{2}=\omega _{1}-{\dot {\theta }}_{2},\\[6pt]&{\frac {1}{g_{v}c^{*}}}{\ddot {\theta }}_{\Delta }-{\frac {1}{g_{v}c^{*}RC}}{\dot {\theta }}_{\Delta }-{\frac {A_{1}A_{2}}{2RC}}\sin \theta _{\Delta }={\frac {\omega _{2}-\omega _{1}}{g_{v}c^{*}RC}}.\end{aligned}}}$

位相同期ループはラプラス変換を適用することで制御システムとして解析することもできる。ループ応答は次のように記述できる。

${\displaystyle {\frac {\theta _{o}}{\theta _{i}}}={\frac {K_{p}K_{v}F(s)}{s+K_{p}K_{v}F(s)}}}$

どこ

• ${\displaystyle \theta _{o}}$出力位相はラジアンで表されます
• ${\displaystyle \theta _{i}}$入力位相（ラジアン）
• ${\displaystyle K_{p}}$位相検出器のゲインはラジアン当たりのボルト数で表されます。
• ${\displaystyle K_{v}}$VCOゲイン（ラジアン/ボルト秒）
• ${\displaystyle F(s)}$ループフィルタの伝達関数（無次元）

ループ特性は、さまざまなタイプのループフィルタを挿入することで制御できます。最も単純なフィルタは1極RC回路です。この場合のループ伝達関数は

${\displaystyle F(s)={\frac {1}{1+sRC}}}$

ループ応答は次のようになります。

${\displaystyle {\frac {\theta _{o}}{\theta _{i}}}={\frac {\frac {K_{p}K_{v}}{RC}}{s^{2}+{\frac {s}{RC}}+{\frac {K_{p}K_{v}}{RC}}}}}$

これは古典的な調和振動子の形です。分母は2次システムの分母と関連付けることができます。

${\displaystyle s^{2}+2s\zeta \omega _{n}+\omega _{n}^{2}}$

ここで、は減衰係数、はループの固有周波数です。 ${\displaystyle \zeta }$${\displaystyle \omega _{n}}$

1極RCフィルタの場合、

${\displaystyle \omega _{n}={\sqrt {\frac {K_{p}K_{v}}{RC}}}}$

${\displaystyle \zeta ={\frac {1}{2{\sqrt {K_{p}K_{v}RC}}}}}$

ループの固有周波数はループの応答時間の尺度であり、減衰係数はオーバーシュートとリンギングの尺度です。理想的には、固有周波数は高く、減衰係数は0.707（臨界減衰）に近い必要があります。単極フィルタでは、ループ周波数と減衰係数を個別に制御することはできません。臨界減衰の場合、

${\displaystyle RC={\frac {1}{2K_{p}K_{v}}}}$

${\displaystyle \omega _{c}=K_{p}K_{v}{\sqrt {2}}}$

ラグリードフィルタは、1つの極と1つの零点を持つ、もう少し効果的なフィルタです。これは、2つの抵抗と1つのコンデンサで実現できます。このフィルタの伝達関数は、

${\displaystyle F(s)={\frac {1+sCR_{2}}{1+sC(R_{1}+R_{2})}}}$

このフィルタには2つの時間定数がある

${\displaystyle \tau _{1}=C(R_{1}+R_{2})}$

${\displaystyle \tau _{2}=CR_{2}}$

上記を代入すると、次の固有振動数と減衰係数が得られる。

${\displaystyle \omega _{n}={\sqrt {\frac {K_{p}K_{v}}{\tau _{1}}}}}$

${\displaystyle \zeta ={\frac {1}{2\omega _{n}\tau _{1}}}+{\frac {\omega _{n}\tau _{2}}{2}}}$

ループフィルタのコンポーネントは、与えられた固有周波数と減衰係数に対して独立して計算できる。

${\displaystyle \tau _{1}={\frac {K_{p}K_{v}}{\omega _{n}^{2}}}}$

${\displaystyle \tau _{2}={\frac {2\zeta }{\omega _{n}}}-{\frac {1}{K_{p}K_{v}}}}$

実際のループ フィルタの設計は、たとえば高次のフィルタを使用してさまざまなタイプまたは位相ノイズの発生源を削減するなど、はるかに複雑になることがあります。(下記の D Banerjee の参照を参照してください)

デジタル位相同期ループは、CMOS 4046 などの集積回路を使用してハードウェアで実装できます。ただし、マイクロコントローラが高速化しているため、モーター速度の精密制御など、MHz 範囲以上の信号にロックする必要のないアプリケーションでは、位相同期ループをソフトウェアで実装することが理にかなっている場合があります。ソフトウェア実装には、追跡対象の信号と出力発振器間の乗算または除算比の変更を含むフィードバック ループの簡単なカスタマイズなど、いくつかの利点があります。さらに、ソフトウェア実装は理解と実験に役立ちます。位相周波数検出器を使用して実装された位相同期ループの例として、MATLAB が示されています。このタイプの位相検出器は堅牢で実装が簡単です。

% この例はMATLABで書かれています

% 変数を初期化します
vcofreq = zeros ( 1 , numiterations ); ervec = zeros ( 1 , numiterations ); % 参照信号、信号、エラー信号の最後の状態を追跡しますqsig = 0 ; qref = 0 ; lref = 0 ; lsig = 0 ; lersig = 0 ; phs = 0 ; freq = 0 ;   
   

              
  
  

% ループ フィルター定数 (比例および微分) 
% 現在はシフトによる乗算を容易にするために 2 の累乗です
prop = 1 / 128 ; deriv = 64 ;    
  

for it = 1 : numiterations % 16 ビット カウンターを使用して局部発振器をシミュレートします。phs = mod ( phs + floor ( freq / 2 ^ 16 ), 2 ^ 16 ); ref = phs < 32768 ; % 追跡する信号の次のデジタル値 (0 または 1) を取得します。sig = trucksig ( it ); % 位相周波数検出器を実装します。rst = ~ ( qsig & qref ); %信号と参照の両方がハイの場合、位相周波数検出器の「フリップフロップ」をリセットします。qsig = ( qsig | ( sig & ~ lsig )) & rst ; % 信号のフリップフロップと信号の立ち上がりエッジをトリガーします。qref = ( qref | ( ref & ~ lref )) & rst ; % 参照の立ち上がりエッジで参照フリップフロップをトリガーします。lref = ref ; lsig = sig ; % 次の反復のためにこれらの値を保存します (エッジ検出用) ersig = qref - qsig ; % 誤差信号を計算します (周波数が増加するか減少するか) % 誤差信号は、いずれかのフリップフロップ信号によって与えられます% 周波数への比例および微分入力によって極ゼロ フィルターを実装しますfiltered_ersig = ersig + ( ersig - lersig ) * deriv ; % 比例出力のために誤差信号を保持しますlersig = ersig ; % 誤差信号を使用して VCO 周波数を積分しますfreq = freq - 2 ^ 16 * filtered_ersig * prop ; % 周波数は、固定小数点のバイナリ小数として追跡されます% 現在の VCO 周波数を保存しますvcofreq ( 1 、it ) = freq / 2 ^ 16 ;   
    
               
        
    
      
    
          
    
              
              
          
         
    
    
            
    
      
    
              
    
    
           
    % 信号と基準のどちらが周波数が高いかを示すためにエラー信号を保存します
ervec ( 1 , it ) = ersig ;終了       

この例では、配列にはtracksig追跡する基準信号が含まれていると想定されています。発振器はカウンタによって実装され、カウンタの最上位ビットは発振器のオン/オフ状態を示します。このコードは、位相周波数コンパレータを構成する 2 つの D タイプフリップフロップをシミュレートします。基準または信号のいずれかに正のエッジがある場合、対応するフリップフロップがハイに切り替わります。基準と信号の両方がハイになると、両方のフリップフロップがリセットされます。どちらのフリップフロップがハイであるかによって、その瞬間に基準または信号のどちらが他方より進んでいるかが決まります。エラー信号は、これら 2 つのフリップフロップ値の差です。極ゼロ フィルタは、エラー信号とその導関数をフィルタ処理されたエラー信号に追加することによって実装されます。これが積分されて、発振器周波数が求められます。

実際には、この位相ロック ループのフィードバックに他の操作を挿入することになります。たとえば、位相ロック ループに周波数乗算器を実装する場合、発振器の信号を基準信号と比較する前に周波数で分割することができます。

• 周波数ロックループ
• チャージポンプ位相同期ループ
• 空母の回復
• サークル マップ– モード ロックとカオス動作の両方を示す位相ロック ループの単純な数学モデル。
• コスタスループ
• 遅延ロックループ(DLL)
• ダイレクトコンバージョン受信機
• ダイレクトデジタルシンセサイザー
• カルマンフィルタ
• PLLマルチビット
• ショートシンクロノーム時計– スレーブ振り子がマスターに位相同期 (1921 年頃)

ウィキメディア・コモンズには、位相同期回路に関連するメディアがあります。

• Banerjee, Dean (2006)、「PLL パフォーマンス、シミュレーションおよび設計ハンドブック (第 4 版)」、National Semiconductor、2012 年 9 月 2 日にオリジナルからアーカイブ、 2012 年 12 月 4 日に取得。
• Best, RE (2003)、「位相ロックループ：設計、シミュレーション、アプリケーション」、McGraw-Hill、ISBN 0-07-141201-8
• de Bellescize、Henri (1932 年 6 月)、「La réception Synchrone」、L'Onde Electrique、11 : 230–240
• ドルフ、リチャード C. (1993)、電気工学ハンドブック、ボカラトン: CRC プレス、Bibcode :1993eeh..book.....D、ISBN 0-8493-0185-8
• イーガン、ウィリアム F. (1998)、フェーズロックの基礎、ジョン ワイリー アンド サンズ（シミュレーションに便利な Matlab スクリプトを提供します）
• イーガン、ウィリアム F. (2000)、位相ロックによる周波数合成(第 2 版)、ジョン ワイリー アンド サンズ（シミュレーションに便利な Matlab スクリプトを提供します）
• ガードナー、フロイド M. (2005)、フェーズロックテクニック(第 3 版)、Wiley-Interscience、ISBN 978-0-471-43063-6
• Klapper, J.; Frankle, JT (1972)、「位相同期および周波数フィードバックシステム」、Academic Press（FM復調）
• Kundert, Ken (2006 年 8 月)、「PLL ベースの周波数シンセサイザーの位相ノイズとジッターの予測(PDF) (4g 版)」、Designer's Guide Consulting, Inc.
• Liu, Mingliang (2006 年 2 月 21 日)、「1.5 V 2.4 GHz CMOS PLL の構築」、Wireless Net Design Line、2010 年 7 月 1 日にオリジナルからアーカイブBluetooth アプリケーション用の標準 PLL IC の設計に関する記事。
• ウォラバー、ダン H. (1991)、位相ロックループ回路設計、プレンティス ホール、ISBN 0-13-662743-9

• 位相ロックループ入門 – 埋め込みビデオ付き
• Excel Unusual には、アニメーション化された PLL モデルと、そのようなモデルをコーディングするためのチュートリアルがホストされています。