PDP-8

PDP-8

イギリスのブレッチリーにある国立コンピューティング博物館に展示されている PDP-8 。この例は、個別のトランジスタで構築され、後にStraight 8として知られるようになった、第 1 世代の PDP-8 です。
開発者	デジタル・イクイップメント・コーポレーション
製品ファミリー	プログラムされたデータプロセッサ
タイプ	ミニコンピュータ
発売日	1965年3月22日; 59年前 ( 1965-03-22 )
導入価格	18,500米ドル、2023年には約178,900米ドルに相当
販売数	50,000以上
プラットフォーム	DEC 12ビット
前任者	PDP-5
後継	PDP-12

PDP -8 は、Digital Equipment Corporation (DEC)が製造した12 ビット ミニコンピュータのシリーズです。これは商業的に成功した最初のミニコンピュータであり、モデルの寿命を通じて 50,000 台以上が販売されました。^[1]基本設計は先駆的なLINCを踏襲していますが、命令セットは小さく、 PDP-5命令セットの拡張バージョンです。^[2] DEC の同様のマシンには、 PDP-8 と LINC のコンセプトを現代化したバージョンであるPDP-12と、産業用コントローラシステムであるPDP-14 があります。

最も初期のPDP-8モデルは、非公式に「Straight-8」と呼ばれ、1965年3月22日に18,500ドル^[3]（2023年の約178,900ドルに相当^[4]）で発売された。小型の家庭用冷蔵庫ほどの大きさの機械に、フリップチップカードにパッケージ化されたダイオードトランジスタロジックを使用している。20,000ドル未満で販売された最初のコンピュータであり、^[5]当時史上最も売れたコンピュータとなった。^{[6] [検証失敗] [7] [検証失敗]} Straight-8は、1966年にデスクトップモデルとラックマウントモデルで利用できるPDP-8/Sに取って代わられた。1ビットのシリアル算術論理ユニット（ALU）を使用することで、PDP-8/Sはより小型で安価になったが、オリジナルのPDP-8よりも低速であった。基本的な8/Sは1万ドル以下で販売され、このマイルストーンを達成した最初のマシンとなった。^{[5] [8]}

その後のシステム (PDP-8/I および /L、PDP-8/E、/F、および /M、および PDP-8/A) は、より高速で完全に並列な実装に戻りましたが、はるかに安価なトランジスタ トランジスタ ロジック(TTL) MSIロジックを使用しています。現在も残っている PDP-8 のほとんどはこの時代のものです。PDP-8/E は一般的で、多くの種類のI/Oデバイスが利用できることから高く評価されています。1979 年に導入された最後の商用 PDP-8 モデルは、CMOSマイクロプロセッサをベースにした「CMOS-8」と呼ばれています。価格競争力がなく、この製品は失敗に終わりました。Intersilは、 1982 年までこの集積回路をIntersil 6100ファミリとして商業的に販売しました。CMOS テクノロジのおかげで、消費電力が低く、一部の組み込み軍事システムに使用されました。

PDP-8の初期バージョンを設計した主任エンジニアは、後にデータジェネラルを設立したエドソン・デ・カストロであった。^[9]

PDP-8は、低コスト、^{[3]、シンプルさ、拡張性、そして価値を高めるための入念な設計を兼ね備えています。最大の歴史的意義は、PDP-8の低コストと大量生産により、多くの新しい顧客が多くの新しい用途でコンピュータを利用できるようになったことです。その継続的な重要性は、価値工学[10]}に基づくコンピュータ設計の歴史的な例としてあります。

複雑さが低いことで、他のコストも発生しました。この記事の例や「ページ」と「フィールド」の説明からわかるように、複雑さがプログラミングを煩雑にしました。コードの多くは、アルゴリズムを設定するのではなく、必要なメカニズムを実行しました。たとえば、数値を減算するには、その 2 の補数を計算してから加算する必要があります。条件付きジャンプを記述するには、ジャンプの周囲に条件付きスキップを記述する必要があります。スキップは、必要な条件に対して負の条件をコーディングします。野心的なプログラミング プロジェクトの中には、メモリに収まらなかったり、解決できない設計上の欠陥が発生したりしたものもあります。たとえば、以下に示すように、サブルーチンの不注意な再帰により、問題のサブルーチンをトレースするのが難しい欠陥が発生します。

設計の進歩によりロジックとメモリのコストが削減されるにつれて、プログラマーの時間の重要性が相対的に高まりました。^[11]その後のコンピュータ設計ではプログラミングの容易さが重視され、通常、より大きく直感的な命令セットが使用されました。^[12]

最終的に、ほとんどのマシンコードはコンパイラとレポートジェネレータによって生成されました。^[13]縮小命令セットコンピュータは、実行速度を最大化するために、PDP-8の単純な命令セットと単一の命令サイクルで複数のアクションを達成することに重点を置いた方法に戻りましたが、新しいコンピュータでは命令語がはるかに長くなっています。

PDP-8レジスタ

1 1 1 0 9 8 7 6 5 4 3 2 1 0 (ビット位置) メインレジスター 交流 ACアキュムレータ ＭＱ 乗数数量​​ プログラムカウンタ パソコン プログラムカウンタ​​ ステータスフラグ   ら リンクレジスタ

PDP-8は、シーモア・クレイのCDC 160ミニコンピュータに触発されたWAクラークとCEモルナーが設計したLINCなど、いくつかの12ビットの前身のアイデアを採用しました。^{[2] [14]}

PDP-8は、ワードサイズと演算（0から4095までの符号なし整数または-2048から+2047までの符号付き整数）に12ビットを使用します。ただし、ソフトウェアでは倍精度演算を行うことができます。たとえば、2ワード（24ビット）の仮数部（仮数部）と1ワードの指数を持つ36ビット浮動小数点表現を使用する浮動小数点演算用のインタープリタが利用可能でした。 ^{[15]速度とメモリの制限はありますが、PDP-8は、} IBM 1130やIBM System/360のさまざまなモデルなどのより高価な当時の電子コンピュータと同様の計算を実行でき、外部デバイスとのインターフェイスも簡単です。

メモリアドレス空間も 12 ビットであるため、PDP-8 の基本構成では、4,096 (2 ¹² ) 個の 12 ビットワード、つまり現代の用語で 6  KiBのメインメモリがあります。オプションのメモリ拡張ユニットは、IOT 命令を使用してメモリバンクを切り替えることができます。メモリは、サイクル時間が 1.5マイクロ秒(0.667 MHz ) の磁気コアメモリであるため、一般的な 2 サイクル (フェッチ、実行) のメモリ参照命令は、0.333 MIPSの速度で実行されます。1974 年の PDP-8/E 用ポケットリファレンスカードでは、基本命令時間は 1.2 マイクロ秒、またはメモリを参照する命令の場合は 2.6 マイクロ秒とされています。

PDP-8は、当時の電気通信とテキストを処理するために設計された。当時は6ビットの文字コードが広く使用されており、PDP-8の12ビットワードはそのような文字を2つ効率的に保存できる。さらに、テレタイプセッティングまたはTTSコードと呼ばれる6ビットのテレプリンターコードは、ニュース通信社で広く使用されており、PDP-8の初期の用途はこのコードを使用したタイプセッティングであった。^[16]

PDP-8 命令には 3 ビットのオペコードがあるため、命令は 8 つしかありません。プログラマーは、アセンブラが特定の OPR または IOT 命令に変換する多くの追加の命令ニーモニックを使用できます。PDP-8 には、プログラマーが認識できるレジスタが3 つしかありません。12 ビットのアキュムレーター(AC)、プログラム カウンター(PC)、および「リンク レジスタ」と呼ばれるキャリー フラグ(L) です。プログラマーが認識できない追加のレジスタは、メモリ バッファー レジスタとメモリ アドレス レジスタです。コストを節約するため、これらは動作サイクルのさまざまな時点で複数の目的に使用されます。たとえば、メモリ バッファー レジスタは算術オペランドを提供し、命令レジスタの一部であり、読み取り時に消去されるコア メモリを書き換えるためのデータを格納します。

入出力に関しては、PDP-8 にはすべてのデバイスで共有される単一の割り込み、I/O 命令によってアクセスされる I/O バス、およびダイレクト メモリ アクセス(DMA) チャネルがあります。プログラムされた I/O バスは通常、プリンタ、テレタイプ、紙テープパンチおよびリーダーなどの低速から中速の周辺機器で実行され、DMA はライト ペン付きのブラウン管画面、アナログ - デジタル コンバータ、デジタル - アナログ コンバータ、テープ ドライブ、およびディスク ドライブで使用されます。

コストを節約するために、この設計では、補助カウンタやサブルーチンリンクなど、 他のコンピュータではより高価なフリップフロップレジスタによって提供される多くの目的に安価なメインメモリを使用しています^{[17] 。}

基本モデルでは、ソフトウェアを使用して乗算と除算を行います。より高速な計算を行うために、拡張演算エレメント (EAE) は、乗算器/商 (MQ) レジスタという追加レジスタを使用して乗算および除算命令を提供します。EAE は、オリジナルの PDP-8、^[18] 8/I、^{[19]および 8/E ではオプションでしたが、} Intersil 6100マイクロプロセッサでは不可欠な部分です。

PDP-8 は、設計のシンプルさに最適化されています。より複雑なマシンと比較して、不要な機能が削除され、可能な場合はロジックが共有されます。命令は、自動インクリメント、自動クリア、間接アクセスを使用して、ソフトウェアの速度を向上させ、メモリ使用量を削減し、高価なレジスタを安価なメモリに置き換えます。

初期の PDP-8 モデルは、そのシンプルさゆえに、市販されている他のほとんどのコンピュータよりも安価でした。しかし、プロトタイプでよく使用される高価な製造方法が使用されていました。金色のコネクタが付いた数千個の非常に小型の標準化されたロジック モジュールが、高価で複雑なワイヤ ラップバックプレーンによって大型キャビネットに統合されていました。

1966年8月に発表された後期の8/Sモデルでは、^[8] 2つの異なるロジック電圧によって、安価なダイオードトランジスタロジックのファンアウトが増加しました。^[20] 8/Sでは、シリアルのシングルビット幅データパスを使用して演算を行うことで、ロジックゲートの数も削減されました。PDP-8/SのCPUには、約519のロジックゲートしかありません。比較すると、小型マイクロコントローラ（2008年現在）には通常15,000以上のロジックゲートがあります。電子部品の削減により、パン箱ほどの大きさの、はるかに小さなケースが可能になりました。8/Sは、ソール・ディンマンによって設計されました。^[21]

さらに後のPDP-8/Eは、より大型で高性能なコンピュータですが、さらに再設計されて価値が高まりました。集積回路に、より高速なトランジスタ・トランジスタ・ロジックを採用しています。コアメモリが再設計されました。以前のモデルのワイヤラップ・バックプレーンの代わりにOMNIBUSを使用しているため、より少ない費用で拡張できます。(PDP-8/Eの開発に関する個人的な説明は、エンジニアリングとテクノロジーの歴史Wikiで読むことができます。^[22] )

PDP-8シリーズの総販売台数は30万台以上と推定されている。^[23]以下のモデルが製造された。

PDP-8 は、その命令セットが現代のアーキテクチャよりもはるかに単純なので、簡単にエミュレートできます。愛好家は、単一のFPGAデバイスを使用して PDP-8 全体を作成しました。

PDP-8 のソフトウェア シミュレーションはインターネット上にいくつかあり、オープンソースのハードウェア再実装も公開されています。これらのうち最も優れたものは、DEC のオペレーティング システムと診断ソフトウェアを正しく実行します。ソフトウェア シミュレーションは、すべての周辺機器を備えた最新モデルの PDP-8 をシミュレートすることがよくあります。これらでも、現代のパーソナル コンピュータの容量のほんの一部しか使用しません。

PDP-8/S 仮想マシンの最初の商用バージョンの 1 つは、Kaypro 386 (80386 ベースのコンピュータ) 上で実行され、コロラド州デンバーの David Beecher によって C コンピュータ言語 (ANSI-C 標準が完成する前) とアセンブラで記述されました。これは、コロラド州プラットビルの原子燃料発電所 (フォート セント ヴレイン) の原子炉 #85 で燃料処理機械を操作していた故障した PDP-8/S コンピュータの代わりとなりました。これは Rockwell International によってレビューされ、原子炉コアから燃料を除去して発電所を廃止するために使用されていた燃料処理機械の稼働中、2 年半にわたって完璧に動作しました。このバージョンには、シミュレートされた紙テープ ローダーとフロント パネルが含まれていました。

PDP-8 の時代、I/O システムは大きく変化しました。初期の PDP-8 モデルでは、フロント パネルインターフェイス、紙テープリーダー、およびオプションの紙テープ パンチを備えたテレタイププリンターが使用されていました。時が経つにつれて、磁気テープ、RS-232および電流ループ ダム端末、パンチ カードリーダー、固定ヘッド ディスクなどの I/O システムが追加されました。PDP-8 の時代が終わる頃には、フロッピー ディスクと可動ヘッドカートリッジ ディスク ドライブが人気の I/O デバイスになりました。現代の愛好家は、実際の PDP-8 コンピューターおよびシミュレートされた PDP-8 コンピューター用に、標準のPCスタイルのIDEハード ディスク アダプターを作成しました。

いくつかの種類の I/O がサポートされています。

• I/Oコントローラ用のバックプレーン内専用スロット
• 「負」の I/O バス (負電圧信号を使用)
• 「ポジティブ」I/O バス (TTL 信号を使用する同じアーキテクチャ)
• PDP-8/E で導入されたOmnibus (非専用システム バススロットのバックプレーン)。(詳細については、以下に示す参照 IEEE 記事を参照してください。)

「3 サイクル データ ブレーク」と呼ばれる、簡略化された安価な形式のDMAがサポートされています。これにはプロセッサの支援が必要です。「データ ブレーク」方式では、各 I/O デバイスから DMA I/O を実装するために必要な共通ロジックの一部を、プロセッサ内のロジックの 1 つの共通コピーに移動します。「データ ブレーク」では、プロセッサが DMA アドレスとワード カウント レジスタの維持を担当します。連続する 3 つのメモリ サイクルで、プロセッサはワード カウントを更新し、転送アドレスを更新し、実際の I/O データ ワードを保存または取得します。

1 サイクル データ ブレークでは、ターゲット データのみをコア メモリとの間で転送する必要があるため、DMA 転送速度が実質的に 3 倍になります。ただし、I/O デバイスでは、独自のワード カウントと転送アドレス レジスタを管理するために、より多くの電子ロジックが必要です。PDP-8/E が導入された頃には、電子ロジックはより安価になり、「1 サイクル データ ブレーク」がより一般的になりました。

初期の PDP-8 システムには、プリインストールされたソフトウェアが付属していませんでした。PDP-8 の電源を入れるたびに、ユーザーは 12 個のトグル スイッチ バンクを使用して手動で命令を入力しました。通常、これらの命令は、紙テープ リーダーからプログラムを読み取るためのブートストラップ ローダーでした。その後、紙テープの入出力を使用してプログラム開発を進めることができました。

DECのFOCALインタプリタ^[35]や4K FORTRANコンパイラとランタイム など、多くのプログラミング言語の紙テープ版が利用可能になりました。

PDP-8 時代の終わりごろには、 OS/8や COS-310などのオペレーティング システムにより、 PAL-III アセンブリ言語、 FORTRAN、 BASIC、DIBOLなどの言語を使用した従来のライン モード エディターとコマンド ラインコンパイラ開発システムが可能になりました。

かなり近代的で高度なリアルタイム オペレーティング システム(RTOS) とプリエンプティブ マルチタスクマルチユーザー システムが利用可能でした。リアルタイム システム (RTS-8) のほか、マルチユーザー商用システム (COS-300 および COS-310) や専用のシングルユーザー ワード プロセッシング システム (WPS-8) も利用可能でした。

タイムシェアリングシステムTSS-8も利用可能でした。TSS-8 では、複数のユーザーが 110 ボーの端末を介してシステムにログインし、プログラムを編集、コンパイル、デバッグできます。言語には、BASIC の特別バージョン、FORTRAN-1 に似た FORTRAN サブセット (ユーザー作成のサブルーチンや関数はありません)、ALGOLサブセット、FOCAL、および PAL-D と呼ばれるアセンブラが含まれます。

PDP-8 用のユーザー寄贈ソフトウェアの多くは、DECUS (Digital Equipment Corporation User Society) から入手でき、多くの場合、完全なソース リストとドキュメントが付属していました。

12 ビットの命令ワードの上位 3ビット(ビット 0 から 2 とラベル付け) は、オペレーション コードです。メモリを参照する 6 つのオペレーションでは、ビット 5 から 11 が 7 ビットのアドレスを提供します。ビット 4 が設定されている場合は、プログラム カウンタ(PC) レジスタの上位 5 ビットを使用してアドレスを完了するように指示します。つまり、アドレス指定された位置が命令と同じ 128 ワード内にあったことを意味します。ビット 4 がクリアされている場合は、ゼロが使用されるため、アドレス指定された位置はメモリの最初の 128 ワード内にあります。ビット 3 は間接指定を指定します。ビット 3 が設定されている場合は、これまでに説明したように取得されたアドレスは、命令の実際の有効アドレスを示すメモリ内の 12 ビット値を指します。この方法により、オペランドは、追加のワードを犠牲にして、メモリ内のどこにでも配置できます。JMP命令は、間接指定が指定されている場合を除き、メモリワードに対しては動作しませんが、同じビット フィールドを持ちます。

メモリページ

この命令語の使用により、4,096 ワードのメモリが 128 ワードのページに分割されます。命令のビット 4 は現在のページまたはページ 0 ( 8 進数でアドレス 0000 ～ 0177 ) のいずれかを選択します。ページ 0 のメモリは貴重です。ここに配置した変数はどのページからも直接アドレス指定できるからです。(さらに、アドレス 0000 は割り込みサービス ルーチンを開始する場所であり、アドレス 0010 ～ 0017 には間接参照の前に自動増分するという特別な特性があります。)

標準アセンブラは、算術演算用の定数値を現在のページに配置します。同様に、ページ間のジャンプやサブルーチン呼び出しでは、現在のページの間接アドレスが使用されます。

現在のページ外への参照やジャンプには追加のワードが必要なため、128 ワードのページに収まるようにルーチンを記述するか、ページ遷移を最小限に抑えるようにルーチンを配置することが重要でした。その結果、1 つまたは複数のワードを巧みに節約するために多くの時間が費やされました。プログラマーは、PC が増分されるときに次のページに自由に遷移できるように、意図的にページの最後にコードを配置しました。

000 – AND –メモリオペランドと AC の論理積をとります。

001 – TAD –メモリオペランドを <L,AC> ( L にキャリーが含まれる12 ビットの符号付き値 (AC))に2 の補数で 加算します。

010 – ISZ – メモリオペランドを増分し、結果がゼロの場合は次の命令をスキップします。

011 – DCA – AC をメモリオペランドに格納し、AC をクリアします。

100 – JMS – サブルーチンにジャンプします (サブルーチンの最初のワードに戻りアドレスを格納します)。

101 – JMP – ジャンプ。

110 – IOT – 入力/出力転送（下記参照）。

111 – OPR – マイクロコード化された OPeRations (下記参照)。

PDP-8 プロセッサは、IOT 命令をほとんど定義せず、単にフレームワークを提供しました。ほとんどの IOT 命令は、個々の I/O デバイスによって定義されました。

デバイス

IOT 命令のビット 3 から 8 は I/O デバイスを選択します。これらのデバイス アドレスの一部は、規則によって標準化されています。

• 00 はプロセッサによって処理され、どの I/O デバイスにも送信されません (下記参照)。
• 01 は通常、高速紙テープ リーダーです。
• 02は高速紙テープパンチです。
• 03 はコンソール キーボード (および関連する低速紙テープ リーダー) です。
• 04 はコンソール プリンター (および関連する低速紙テープ パンチ) です。

デバイス 0 の命令はプロセッサ全体に影響します。たとえば、ION (6001) は割り込み処理を有効にし、IOFF (6002) は割り込み処理を無効にします。

関数

IOT 命令のビット 9 から 11 は、デバイスが実行する機能を選択します。単純なデバイス (紙テープ リーダーやパンチ、コンソール キーボードやプリンターなど) は、標準的な方法でビットを使用します。

• ビット 11 は、I/O デバイスの準備が整っている場合にプロセッサが次の命令をスキップするようにします。
• ビット 10 は AC をクリアします。
• ビット 9 は、AC とデバイス間でワードを移動し、別の I/O 転送を開始し、デバイスの「準備完了」フラグをクリアします。

これらの操作は明確に定義された順序で実行され、複数のビットが設定されている場合に有用な結果が得られます。

ディスク ドライブなどのより複雑なデバイスでは、これらの 3 ビットをデバイス固有の方法で使用します。通常、デバイスは 3 ビットをデコードして、8 つの機能コードを生成します。

多くの操作は、ほとんどの条件文を含め、OPR を使用して実行されます。OPR はメモリ位置をアドレス指定しません。条件付き実行は、通常 JMP である次の命令を条件付きでスキップすることによって実行されます。

OPR 命令は「マイクロコード化」されていると言われていました。これは、今日の言葉の意味 (低レベルのプログラムが OPR 命令をフェッチして解釈する) ではなく、命令ワードの各ビットが特定のアクションを指定し、プログラマーが複数のビットを設定することで 1 つの命令サイクルで複数のアクションを実行できることを意味していました。使用時には、プログラマーは複数の命令ニーモニックを並べて記述し、アセンブラがそれらをORで組み合わせて実際の命令ワードを作成します。多くの I/O デバイスは「マイクロコード化」された IOT 命令をサポートしています。

マイクロコード化されたアクションは、多くの組み合わせの有用性を最大化するように設計された、明確に定義されたシーケンスで実行されます。

OPR 命令はグループに分かれています。ビット 3、8、11 は OPR 命令のグループを識別するため、異なるグループのマイクロコード化されたアクションを組み合わせることはできません。

すべてのグループで同じアクション (および対応するビット) は、ビット 4、CLA です。設定されている場合、アキュムレータはクリアされます。

        00 01 02 03 04 05 06 07 08 09 10 11
        ___________________________________
       | 1| 1| 1| 0| | | | | | | | |
       |__|__|__|__|__|__|__|__|__|__|__|__|
                   |CLA CMA RAR BSW
                       CLL CML RAL IAC

    実行順序 1 1 2 2 4 4 4 3

7200 – CLA – クリアアキュムレータ

7100 – CLL – Lビットをクリア

7040 – CMA – 1 の補数アキュムレータ

7020 – CML – 補数 L ビット

7001 – IAC – 増分 <L,AC>

7010 – RAR – <L,AC> を右に回転

7004 – RAL – <L,AC> を左に回転

7012 – RTR – <L,AC> を右に 2 回回転

7006 – RTL – <L,AC> を左に 2 回回転

7002 – BSW – バイトスワップ 6 ビット「バイト」(PDP 8/e 以降)

ほとんどの場合、操作は最も便利な方法で組み合わせることができるように順序付けられています。たとえば、CLA (アキュムレータのクリア)、CLL (リンクのクリア)、および IAC (アキュムレータの増分) を組み合わせると、最初に AC とリンクがクリアされ、次にアキュムレータが増分されて 1 に設定されます。これに RAL を追加すると (つまり CLA CLL IAC RAL)、アキュムレータがクリアされ、増分されてから左に回転されて 2 に設定されます。このようにして、小さな整数定数が 1 つの命令でアキュムレータに配置されました。

アセンブラでは CIA と省略できる組み合わせ CMA IAC は、AC の算術逆、つまり 2 の補数の否定を生成します。減算命令がないため、2 つのオペランドの差を計算する 2 の補数の加算 (TAD) のみ、最初に減数を否定する必要があります。

マイクロプログラムされたビットが 1 つも設定されていないグループ 1 OPR 命令は、何も実行しません。プログラマーは、このような命令を組み立てるためにNOP (No Operation) を書き込むことができます。

         00 01 02 03 04 05 06 07 08 09 10 11
        ___________________________________
       | 1| 1| 1| 1| | | | | 0| | | 0|
       |__|__|__|__|__|__|__|__|__|__|__|__|
                   |CLA SZA OSR
                       SMA SNL HLT

                     2 1 1 1 3 3

7600 – CLA – クリアAC

7500 – SMA – AC < 0 (またはグループ) でスキップ

7440 – SZA – AC = 0 (またはグループ) でスキップ

7420 – SNL – L ≠ 0 (またはグループ) をスキップ

7404 – OSR –論理的に「OR」フロントパネルスイッチとAC

7402 – HLT – 停止

3 つのビット (CLA、OSR、HLT) は、設定されている場合、アクションを実行します。他の 3 つのビット (SMA、SZA、SNL) はスキップ条件をエンコードします。指定された条件のいずれかが真の場合、スキップが実行されます。たとえば、オペコード 7540 の「SMA SZA」は、AC ≤ 0 の場合にスキップします。

マイクロプログラムされたビットがまったく設定されていないグループ 2 OPR 命令は、別の No-Op 命令です。

         00 01 02 03 04 05 06 07 08 09 10 11
        ___________________________________
       | 1| 1| 1| 1| | | | | 1| | | 0|
       |__|__|__|__|__|__|__|__|__|__|__|__|
                   |CLA SNA OSR
                       スパSZL HLT

                     2 1 1 1 3 2

7410 – SKP – 無条件スキップ

7610 – CLA – クリアAC

7510 – SPA – AC ≥ 0 でスキップ（およびグループ）

7450 – SNA – AC ≠ 0 でスキップ（およびグループ）

7430 – SZL – L = 0 でスキップ（およびグループ）

ビット 8 が設定されている場合、グループ 2 のスキップ条件は反転されます。またはグループ条件のいずれかが true の場合、スキップは実行されません。ド モルガンの法則により、指定された反転条件がすべて true の場合、スキップが実行されることを意味します。たとえば、オペコード 7550 の「SPA SNA」は、AC > 0 の場合にスキップします。ビット 5 ～ 7 のいずれも設定されていない場合、スキップは無条件になります。

アクション (CLA、OSR、HLT) はビット 8 の影響を受けません。

OPRの未使用ビットの組み合わせは、主にMQ（乗数/商）レジスタに影響を与えるマイクロプログラムされたアクションの3番目のグループとして定義されます。MQレジスタと拡張算術要素（EAE）命令はオプションであり、EAEオプションを購入した場合にのみ存在します。^[36]

        00 01 02 03 04 05 06 07 08 09 10 11
        ___________________________________
       | 1| 1| 1| 1| | | | | | | | 1|
       |__|__|__|__|__|__|__|__|__|__|__|__|
                   |CLASCA \_ _/
                   | MQA MQL コード

                     1* 2 2 2 3

7601 – CLA – クリアAC

7501 – MQA – AC による乗算商 (論理または MQ を AC に)

7441 – SCA – ステップカウンタをACにロード

7421 – MQL – 乗算器商ロード（AC を MQ に転送、AC をクリア）

7621 – CAM – CLA + MQL は AC と MQ の両方をクリアします。

通常、CLA と MQA は MQ を AC に転送するために組み合わせられます。もう 1 つの便利な組み合わせは、2 つのレジスタを交換するための MQA と MQL です。

3 ビットは、実行する乗算/除算命令を指定します。

7401 – 操作なし

7403 – SCL – ステップ カウンタ ロード (直後のワードが続く、PDP-8/I 以降)

7405 – MUY – 乗算

7407 – DVI – 分割

7411 – NMI – 正規化

7413 – SHL – 左にシフト（直後の単語が続く）

7415 – ASR – 算術右シフト

7417 – LSR – 論理右シフト

12 ビット ワードには 4,096 個の異なる値を設定できます。これは、オリジナルの PDP-8 がワード ポインターを介して間接的にアドレス指定できるワードの最大数です。4,096 個の 12 ビット ワードは、現代の用語で 6,144 バイト、つまり 6 kB を表します。プログラムが複雑になり、メモリの価格が下がるにつれて、この制限を拡張することが望まれるようになりました。

既存のプログラムとの互換性を維持するために、元の設計以外の新しいハードウェアでは、プログラムによって生成される有効アドレスに上位ビットが追加されました。メモリ拡張コントローラは、アドレス指定可能なメモリを 8 倍に拡張し、合計 32,768 ワードにします。当時のコア メモリのコストは 1 ワードあたり約 50 セントで、32K のメモリは CPU のコストと同等になるため、この拡張は十分であると考えられました。

メモリの 4K はそれぞれフィールドと呼ばれます。メモリ拡張コントローラには、DF (データ フィールド) と IF (命令フィールド) の 2 つの 3 ビット レジスタが含まれています。これらのレジスタは、CPU の各メモリ参照のフィールドを指定し、合計 15 ビットのアドレスになります。IF レジスタは、命令フェッチと直接メモリ参照のフィールドを指定します。DF レジスタは、間接データ アクセスのフィールドを指定します。1 つのフィールドで実行されているプログラムは、直接アドレス指定によって同じフィールドのデータを参照し、間接アドレス指定によって別のフィールドのデータを参照できます。

6200 から 6277 の範囲の I/O 命令セットは、メモリ拡張コントローラによって処理され、DF レジスタと IF レジスタへのアクセスを提供します。62X1 命令 (CDF、データ フィールドの変更) は、データ フィールドを X に設定します。同様に、62X2 (CIF) は命令フィールドを設定し、62X3 は両方を設定します。既存のプログラムは CIF または CDF を実行することはありません。DF レジスタと IF レジスタは両方とも同じフィールド (これらのプログラムが制限されている単一のフィールド) を指します。CIF 命令の効果は次の JMP または JMS 命令と一致するように延期されたため、CIF を実行してもジャンプは発生しませんでした。

複数フィールドのプログラムがフィールド境界や DF レジスタおよび IF レジスタを処理するのは、単純に 15 ビットのアドレスを生成できる場合よりも複雑でしたが、設計は下位互換性を提供し、PDP-8 全体で使用されている 12 ビット アーキテクチャと一致しています。後のIntel 8086と比較すると、16 ビットのメモリ アドレスは、指定または暗黙のセグメント レジスタの内容と組み合わせることで 20 ビットに拡張されます。

拡張メモリ方式により、既存のプログラムは最小限の変更でメモリの増加を処理できるようになりました。たとえば、4K FOCAL には通常約 3K のコードがあり、ユーザー プログラムとデータ用に 1K しか残っていません。いくつかのパッチを適用すると、FOCAL は 2 番目の 4K フィールドをユーザー プログラムとデータに使用できるようになります。さらに、追加の 4K フィールドを個別のユーザーに割り当てることができるため、4K FOCAL はマルチユーザー タイムシェアリング システムになります。

仮想化

PDP-8/E 以降のモデルでは、メモリ拡張コントローラが強化され、マシンの仮想化が可能になりました。PDP-8 の全リソースを使用するように作成されたプログラムは、仮想マシン マネージャの制御下で、同じ PDP-8 上の他の同様のプログラムと共存できます。マネージャは、すべての I/O 命令 (メモリ拡張コントローラで実行される命令を含む) にトラップ (マネージャによって処理される割り込み) を発生させることができます。このようにして、マネージャはメモリ参照をマップし、データまたは命令フィールドをマップし、I/O を別のデバイスにリダイレクトできます。各オリジナル プログラムは、マネージャによって提供される「仮想マシン」に完全にアクセスできます。

メモリ拡張コントローラへの新しい I/O 命令は、データおよび命令フィールドの現在の値を取得し、ソフトウェアがトラップを越えてマシン状態のほとんどを保存および復元できるようにします。ただし、プログラムは、CPU が CIF 命令の効果を延期しているかどうか (CIF を実行したが、対応するジャンプ命令をまだ実行していないかどうか) を検知できません。マネージャには、完全な PDP-8 エミュレーターを含める必要があります (8 命令マシンでは難しくありません)。マネージャに CIF 命令がトラップされるたびに、マネージャは次のジャンプまでの命令をエミュレートする必要があります。幸いなことに、ジャンプは通常 CIF の次の命令であるため、このエミュレーションによってプログラムがそれほど遅くなることはありませんが、一見小さな設計上の欠陥に対する大きな回避策です。^{[引用が必要]}

PDP-8/A の頃までに、メモリの価格が下がり、32K を超えるメモリが望ましいものになりました。8/A では、8 つ以上のメモリ フィールドを処理するための新しい命令セットが追加されました。フィールド番号は、命令にハードコードされるのではなく、AC に配置できるようになりました。ただし、この時点では PDP-8 は衰退していたため、これらの新機能を使用するために変更された標準ソフトウェアはほとんどありませんでした。

次の例は、PAL-III アセンブラ用に記述される可能性のある PDP-8アセンブリ言語のコードを示しています。

次のコードは、2 つの数値を比較するために必要なものを示しています。

    /OPD1とOPD2のメモリ内の数値を比較する
            CLA CLL /ACとリンクは0から始まる必要があります
            TAD OPD1 / 最初のオペランドをACにロードします（0を加算します）。リンクはまだクリアです。
            CIA /補数、次にACを増加して否定する
            TAD OPD2 /AC には現在 OPD2-OPD1 があります。OPD2≥OPD1 の場合、合計がオーバーフローし、リンクが設定されます。
            SZL /リンクが明確な場合はスキップ
            JMP OP2GT /OPD2≥OPD1の場合にどこかにジャンプします。
                        /それ以外の場合は、以下のコードに進みます。

示されているように、典型的な PDP-8 プログラムのテキストの多くは、作成者が意図したアルゴリズムではなく、低レベルのメカニズムに焦点を当てています。さらに読みやすさの問題として、上記のような条件付きジャンプでは、条件付き命令 (JMP をスキップする) が、関心のある条件の反対を強調表示します。

この完全な PDP-8 アセンブリ言語プログラムは、テレプリンターに 「Hello, world!」を出力します。

    *10 / 現在のアセンブリ原点をアドレス10に設定し、
    STPTR、STRNG-1 / 自動インクリメントレジスタ（10～17の8つのレジスタのうちの1つ）

    *200 / 現在のアセンブリ原点をプログラムテキスト領域に設定する
    HELLO、CLA CLL / AC をクリアして再度リンクします (tls からループバックするときに必要)
            TAD IZ STPTR / ゼロページからのPRE自動増分アドレスを介して間接的に次の文字を取得します。
            SNA / ゼロ以外の場合はスキップ（文字列の末尾ではない）
            HLT / そうでなければゼロで停止（文字列の終わり）
            TLS / AC内の文字をテレプリンターに出力します
            TSF / テレプリンターが文字に対応できる場合はスキップ
            JMP .-1 / そうでなければ戻ってやり直してください
            JMP HELLO / 次の文字に戻る

    STRNG、310 / H
            345 / 電子
            354 / リットル
            354 / リットル
            357 / o
            254 /,
            240 / (スペース)
            367 / 週
            357 / o
            362 / r
            354 / リットル
            344 / 日
            241 / !
            0 / 文字列の終わり
    $HELLO /デフォルトターミネータ

PDP-8 プロセッサは、サブルーチンが呼び出されたり、割り込みが発生したりしたときにレジスタやその他のコンテキストを格納するスタックを実装していません。(スタックは、次のセクションで示すように、ソフトウェアで実装できます。) 代わりに、JMS 命令は、更新された PC (JMS を超えて戻りアドレスを指す) を実効アドレスに格納し、実効アドレスに 1 を加えたアドレスにジャンプします。サブルーチンは、サブルーチンの最初のワードをアドレス指定する間接 JMP 命令を使用して、呼び出し元に戻りました。

たとえば、サブルーチンを使用するように書き直した「Hello, World!」を次に示します。JMS 命令がサブルーチンにジャンプすると、OUT1 の位置にコード化された 0 が変更されます。

    *10 / 現在のアセンブリ原点をアドレス10に設定し、
    STPTR、STRNG-1 / 自動インクリメントレジスタ（10～17の8つのレジスタのうちの1つ）

    *200 / アセンブリ原点の設定（アドレスをロード）
    LOOP、TAD I STPTR / メモリ位置10を事前に増分し、間接的にフェッチしてメッセージの次の文字を取得します
            SNA / ゼロ以外の AC をスキップ
            HLT / そうでなければメッセージの終わりで停止
            JMS OUT1 / 1文字を書き出す
            JMP LOOP / さらにループバックする
    OUT1, 0 / 呼び出し元の更新されたPCに置き換えられます
            TSF / プリンタの準備ができたらスキップ
            JMP .-1 / フラグを待つ
            TLS / AC内のキャラクターを送信
            CLA CLL / 次のパスのためにACとリンクをクリア
            JMP I OUT1 / 呼び出し元に戻る
    STRNG、「H / よく知られているメッセージ
           「e /
           "l / 注記:
           「l /
           「o / PAL-8 と PAL-III の文字列は「6 ビット」でした
           ", / ASCIIを使用する場合は、文字ごとに綴ります
           " /
           「w /
           「お /
           「r /
           「l /
           「d /
           「！ /
           015 /
           012 /
           0 / ヌル終端文字列の終了をマークします (.ASCIZ はまだ発明されていませんでした!)

JMS 命令がサブルーチンのコードの直前のワードを使用して戻りアドレスを格納するため、プログラマーによる追加作業なしでは再入および再帰が防止されます。また、読み取り/書き込み戻りアドレス ストレージがアドレス空間内の読み取り専用コード ストレージと混在するため、PDP-8 でROM を使用することが困難になります。ROM に配置することを意図したプログラムは、いくつかの方法でこの問題に対処します。

• 実行前に自分自身を読み取り書き込みメモリにコピーするか、
• これらは、数ワードの読み取り/書き込みメモリを提供する特別な ROM カードに配置され、各 ROM ワードの 13 番目のフラグ ビットを使用して間接的にアクセスされます。
• サブルーチンの使用を避けるか、JMS 命令の代わりに次のようなコードを使用して、戻りアドレスを読み取り/書き込みメモリに配置します。

    JUMPL、DCA TEMP / アキュムレータを一時的な場所に置く
           TAD JUMPL+3 / 戻りアドレスをアキュムレータにロードする: ハードコード
           JMP SUBRO / サブルーチンに移動し、ジャンプバック（JUMPL+3 へ）を処理させます。

JMS 命令を使用すると、デバッグが難しくなります。プログラマーがサブルーチンを直接または中間サブルーチンによってサブルーチン自体を呼び出すというミスを犯した場合、外側の呼び出しの戻りアドレスが後続の呼び出しの戻りアドレスによって破壊され、無限ループが発生します。サブルーチンのアドレスが不正確または古いものを使用して 1 つのモジュールがコーディングされている場合、サブルーチンのコード シーケンス全体を実行できないだけでなく、サブルーチンのコードの 1 ワードが変更され、戻りアドレスが保存され、プロセッサがサブルーチンへの後続の正しい呼び出し中に命令として解釈する可能性があります。両方のタイプのエラーは、正しく記述されたコードの実行中に明らかになる可能性があります。

PDP-8にはハードウェアスタックはないが、スタックはソフトウェアで実装することができる。^[37] 以下は、スタックオーバーフローやアンダーフローのテストなどの問題を省略するために簡略化されたPUSHおよびPOPサブルーチンの例である。

    *100 /次の例のためにルーチンをアクセス可能にする
    プッシュ、0
          DCAデータ
          CLA CMA / -1
          タッドSP
          DCA SP
          タッドデータ
          DCA I SP
          JMP I PUSH /リターン

    ポップ、0
          CLA CLL
          タッド・アイ・SP
          ISZSP
          JMP I POP

    データ、0
    SP、0

そして、この「スタック」が実装され、「OUT」サブルーチンが追加された「Hello World」は次のようになります。

    *200
    MAIN、CLA CLL /メッセージポインターを設定する
           TAD (MESSG /メッセージの先頭へ（リテラル）
           DCA SP

    ループ、JMS ポップ
           SNA /ゼロの場合は実行を停止
           HLT
           JMS OUT /それ以外の場合は文字を出力する
           JMPループ

    メッセージ、「H
           「e
           「l
           「l
           「お
           "、
           「
           「わ
           「お
           「r
           「l
           「d
           「！
           015
           012
           0

    OUT、0 / 呼び出し元の更新された PC に置き換えられます
            TSF / プリンタの準備ができたらスキップ
            JMP .-1 / フラグを待つ
            TLS / AC内のキャラクターを送信
            CLA CLL / 次のパスのためにACとリンクをクリア
            JMP I OUT / 呼び出し元に戻る

PDP-8 で使用できるもう 1 つのサブルーチンは、リンク リストです。

     GETN, 0 / 指し示された数値を取得し、ポインタを移動します
     CLA CLL /クリアアキュムレータ
     TAD I PTR /指し示す番号を取得する
     DCA TEMP /現在の値を保存
     ISZ PTR / ポインタを増分
     TAD I PTR /次のアドレスを取得
     DCA PTR /ポインターを挿入
     JMP I GETN /戻る
     PTR、0
     温度、0

PDP-8 I/O バスには割り込みラインが1 つあります。プロセッサは、それ以上の割り込みを無効にし、位置 0000 への命令を実行することで、あらゆる割り込みを処理します。再入可能なサブルーチンを記述することは難しいため、割り込みをネストすることは難しく、通常は行われません。各割り込みは完了するまで実行され、割り込みから戻る命令 JMSを実行する直前に、割り込みが再度有効になります。JMP I 0

I/O バスには割り込みラインが 1 つしかないため、割り込みが発生してもプロセッサに割り込みのソースが通知されません。代わりに、割り込みサービス ルーチンはアクティブな各 I/O デバイスをシリアルにポーリングして、それがソースであるかどうかを確認する必要があります。これを行うコードは、一連の PDP-8「テストしてフラグが設定されている場合にスキップする」I/O 命令で構成されるため、スキップ チェーンと呼ばれます (スキップ チェーンが、サービスが必要なデバイスが見つからないまま終了することも珍しくありませんでした)。I/O デバイスの相対的な割り込み優先順位は、スキップ チェーン内の位置によって決まります。複数のデバイスが割り込みを行う場合、スキップ チェーン内で先にテストされたデバイスが最初にサービスされます。

1980 年代に人気を博した工学教科書、 David Winkel と Franklin Prosser の共著『The Art of Digital Design』には、PDP-8/I と互換性のあるコンピュータの設計プロセスを説明した、数章にわたる例題が掲載されています。各コンポーネントの機能について説明されています。これは生産設計ではありませんが、最新のSSI および MSIコンポーネントと、コア メモリではなくソリッド ステート メモリを使用しているため、この演習ではコンピュータの動作について詳細に説明しています。

ソ連は、それぞれ PDP-8 とPDP-8/Eのクローンであるミニコンピュータ Saratov-1 と Saratov-2 を製造しました。

70 年代から 80 年代にかけてブルガリアで製造された、PDP-8L のクローンである IZOT-0310 というミニコンピュータがありました。

• pdp-8 ドキュメント: 小型コンピュータハンドブック (1966 年版)、セクション 1 と 2 およびその他は、サイモンフレーザー大学から入手できます。
• 「PDP-8 よくある質問」。インターネット FAQ アーカイブ。2014 年 3 月 27 日。2018年 12 月 16 日閲覧。
• デジタル・イクイップメント・コーポレーション PDP-8、1965年 –スミソニアン博物館のコンピュータ歴史コレクション
• Digital Equipment Corporation の PDP-8 Steve Gibson による PDP-8 の動作とプログラミング方法の説明。