Loading article…
シリアル コンピュータは 、ビット シリアル アーキテクチャを特徴とするコンピュータです。 つまり、内部的にはクロック サイクルごとに1ビットまたは1 桁で動作します。音響遅延線や磁気歪遅延線、回転磁気装置などのシリアル主記憶装置を備えたマシンは、通常、シリアル コンピュータでした。
シリアルコンピュータは、ビットレベルの並列処理を利用してクロックサイクルごとにより多くの計算を行うビットパラレルコンピュータ[1]よりもはるかに少ないハードウェアしか必要としません。シリアルコンピュータの最新の派生型には、CPUのサイズが主な制約となるニッチな目的に使用できるソフトマイクロプロセッサ[2]があります。
シリアルではなくパラレルバスを使用した最初のコンピュータは、1951 年の Whirlwindでした。
シリアル コンピュータは、シリアル コンピュータ クラスのサブセットである1 ビット アーキテクチャを備えたコンピュータと必ずしも同じではありません。1 ビット コンピュータの命令は、単一ビットで構成されるデータに対して動作しますが、シリアル コンピュータはNビットのデータ幅に対して動作しますが、一度に 1 ビットずつ動作します。
シリアルマシン
- エドバック（1949）
- ビナック（1949）
- 東南アジア航空（1950）
- ユニバックI（1951）
- エリオット兄弟 エリオット 152 [要出典] (1954)
- ベンディックス G-15 (1956)
- LGP-30（1956）[3]
- エリオット・ブラザーズ エリオット 803 (1958)
- シマウマ[要出典] (1958)
- D-17B誘導コンピュータ (1962)
- PDP-8/S [4] (1966)
- ゼネラルエレクトリック GE-PAC 4040 プロセス制御コンピュータ
- F14 CADC（1970） – すべてのデータをシリアルで転送するが、内部では多くのビットを並列に処理する[5]
- ケンバック1（1971）
- データポイント2200（1971）[6]
- HP-35（1972）[7]
- HP-71B（1974年）からHP 50g（2006年 - 2015年）までのデジタルシリアルHPサターンベースの計算機[8]
- ナショナルセミコンダクター SC/MP (1976)
- フェランティ F100-L (1977) – 16ビットだが、ビットシリアル演算ユニットを使用
超並列
初期の大規模並列処理マシンのほとんどは、次のような個別のシリアル プロセッサから構築されていました。
- ICL 分散アレイプロセッサ(1979)
- グッドイヤー MPP (1983)
- コネクションマシンCM-1 (1985)
- コネクションマシン CM-2 (1987)
- MasPar MP-1 (1990) – 32ビットアーキテクチャ、内部処理は4ビットずつ[9]
- VIRAM1計算用 RAM (2003)
参照
参考文献
- ^ Wilkes, Maurice Vincent (1956). Automatic digital computers. Methuen Publishing Ltd / John Wiley & Sons, Inc. 2012年6月6日閲覧。
- ^ Howe, Richard James (2020) [2019-06-27]. 「Bit-Serial: VHDL で記述されたビットシリアル CPU、C で記述されたシミュレータ付き。」Github プロジェクト: ビットシリアル CPU。2022-06-15にオリジナルからアーカイブ。2019-06-28に取得。
- ^ Miller, Raymond E. (1965).スイッチング理論 – 第 1 巻: 組み合わせ回路。第 1 巻 (第 1 版の第 2 刷、1966 年 3 月)。John Wiley & Sons, Inc. pp. 44–47。LCCN 65-14249。
- ^ Nineteen Fifty-Seven to the Present (PDF) (6 ed.). Maynard, Massachusetts, USA: Digital Equipment Corporation . 1978 [1972]. p. 7. 2022-03-02時点のオリジナルよりアーカイブ(PDF) 。2021-02-06に閲覧。（1+viii+87+3ページ）
- ^ Holt, Raymond M. (1971). この論文では、グラマン/海軍の F14A 空母搭載戦闘機で使用される中央航空データ コンピュータ (CADC) システムの CPU とメモリのアーキテクチャについて説明します(PDF)。pp. 5、7。AP1-26-97。2017-11-04にオリジナル(PDF)からアーカイブ。2017-11-04に取得。
[…] プロセッサは、システム全体にわたってデータをシリアルに転送するように設計されました。 […] 並列乗算ユニット […] は、並列アルゴリズムを使用して […]
（26ページ） - ^ Shirriff, Ken (2015年5月). 「Texas Instruments TMX 1795: (ほぼ) 最初の忘れられたマイクロプロセッサ」。2022年6月15日時点のオリジナルよりアーカイブ。2020年5月29日閲覧。
シリアルコンピュータとして一度に1ビットずつ動作している場合でも、Datapoint 2200は8008チップよりも大幅に高速に動作しました。
- ^ Whitney, Thomas M. (1975). 「パート I. 基本的なコンピュータアーキテクチャ / 第 3 章 計算機の紹介: / 3-5. サンプルシステム / Hewlett Packard HP-35」。Stone , Harold Stuart (編) 『コンピュータアーキテクチャ入門』。コンピュータサイエンスシリーズ (第 1 版)。Science Research Associates, Inc. (SRA)。pp. 118–135 [123–135] 。ISBN 0-574-18405-8. LCCN 75-14016. ark:/13960/t8pc40t3q. 注文コード 13-4005 . 2023-09-29に取得。p. 124:
[…] HP-35は完全にシリアルなコンピュータです。加算器はBCDシリアル タイプです […] シリアル構造は、相互接続ラインとゲーティング機能に割り当てる集積回路領域が少なくて済むことを意味し、興味深いトレードオフが発生します。ビット シリアル、ディジット シリアル アーキテクチャは、本質的にビット パラレル ディジット シリアル構造の 4 分の 1 の速度です […] ただし、ビット シリアル構造の基本クロック レートは、速度を上げるために必要な大型の統合デバイスに追加の領域を割り当てることができるため、増加する場合があります。HP-35 では、最も複雑な機能の実行時間は 1 秒未満ですが、シリアル アーキテクチャでは回路の複雑さを増やすことができます。 […] HP-35 の命令は、アクティブな読み取り専用メモリから演算回路と制御回路、および存在する場合は他の ROM にシリアルに転送されます。[…]
- ^ Smith, Eric L. "Brouhaha" (2023-08-09). "HP-15C CE の悩み: 1 つのバグ、2 つの制限、3 つの疑問". MoHPC - The Museum of HP Calculators . 2023-08-10 時点のオリジナルよりアーカイブ。2023-09-24閲覧。
- ^ Culver, John (2014-09-05). 「MasPar: 超並列コンピューター – チップ上に32個のコア」。2022年6月15日時点のオリジナルよりアーカイブ。2022年6月15日閲覧。
さらに読む
- Hartley, Richard I. ; Parhi, Keshab K. (1995). Digit-Serial Computation . The Kluwer International Series in Engineering and Computer Science (第 1 版). Norwell, Massachusetts, USA: Kluwer Academic Publishers . ISBN 0-7923-9573-5. SECS316.（xiv+306ページ）
- Parhi, Keshab K. (1991 年 4 月)。「デジタルシリアル信号処理アーキテクチャの設計に対する体系的なアプローチ」。IEEE Transactions on Circuits and Systems。38 ( 4): 358–375。doi :10.1109/31.75394。（8ページ）