グッドイヤー MPP

グッドイヤー超並列プロセッサ (MPP)

MPP
メーカー	グッドイヤーエアロスペース
紹介された	1983
製造中止	1991
タイプ	スーパーコンピュータ
プロセッサ	16,384 個の処理要素 (PE)
メモリ	32 MB ステージングメモリ

グッドイヤー超並列プロセッサ( MPP ) は、 グッドイヤー エアロスペース社がNASAゴダード宇宙飛行センター 向けに構築した超並列処理 スーパーコンピュータです。1個または少数の非常に複雑なCPUではなく、何千もの単純な処理要素を使用することで、既存の他のスーパーコンピュータ アーキテクチャよりも低コストで膨大な計算能力を提供できるように設計されました。 MPP の開発は 1979 年頃に始まり、1983 年 5 月に納品され、1985 年から 1991 年まで一般に使用されました。

これは、グッドイヤーの以前のSTARANアレイ プロセッサ (4x256 1 ビット処理要素 (PE) コンピュータ) に基づいていました。MPP は、1 ビット幅の PE の 128x128 2 次元アレイでした。実際には、132x128 PE が構成され、問題が発生した場合に最大 4 行 (または列) のプロセッサを代替するフォールト トレランスのために 4x128 構成が追加されました。PE は単一命令複数データ(SIMD) 方式で動作し、各 PE はマイクロプログラム制御ユニットの制御下で、異なるデータ要素に対して同時に同じ操作を実行しました。

MPP は 1991 年に退役した後、スミソニアン協会に寄贈され、現在は国立航空宇宙博物館のスティーブン F. ウドバー・ヘイジー センターに収蔵されています。ゴダードでは、その後継としてMasPar MP-1 とCray T3D超並列コンピュータ が導入されました。

MPPは当初、衛星画像の高速解析のために開発されました。初期のテストでは、ランドサット画像上のさまざまな土地利用エリアを抽出して分離するのに、DEC VAX-11/780では7時間かかっていたのに対し、MPPは18秒で完了しました。^[1]

システムが実用化されると、NASA の宇宙科学応用局は、MPP 上でさまざまな計算アルゴリズムをテストおよび実装するための提案を全国の科学者から募集しました。40 件のプロジェクトが承認され、「MPP ワーキング グループ」が結成されました。そのほとんどの結果は、 1986 年に開催された第 1 回超並列計算の最前線に関するシンポジウムで発表されました。

MPP を利用したアプリケーションの例をいくつか挙げます。

• 合成開口レーダーデータの信号処理
• 衛星画像のステレオ解析による地形図の生成
• 海洋循環の数学的モデリング
• レイトレーシングコンピュータグラフィックス
• ニューラルネットワーク
• 大規模な線形方程式を解く
• 宇宙線荷電粒子輸送のシミュレーション
• 高解像度のマンデルブロ集合

MPP ハードウェア全体は、アレイ ユニット、アレイ コントロール ユニット、ステージング メモリ、およびホスト プロセッサで構成されます。

アレイ ユニットは MPP の心臓部であり、16,384 個の処理要素からなる 128x128 アレイです。各 PE は、北、南、東、西の 4 つの最も近い隣接 PE に接続されています。アレイは、平面、円筒、デイジー チェーン、またはトーラスとして構成できます。PE は、カスタムシリコン オン サファイア LSIチップ上に実装され、このチップには 8 つの PE が 2x4 サブアレイとして含まれています。各 PE には、算術および論理ユニット、35 個のシフト レジスタ、市販のメモリ チップで実装された1024 ビットのランダム アクセス メモリがあります。プロセッサはビット スライス方式で動作し、可変長のデータで動作できます。アレイの動作周波数は 10 MHz でした。 16,384 個の PE のデータ バス状態は、包含的論理和論理要素のツリーで結合され、その単一の出力は、アレイ コントロール ユニットで、アレイの最大値または最小値を並列に見つけるなどの操作に使用されました。各 PE のレジスタは操作のマスクを制御しました。マスクされた操作は、このレジスタ ビットが設定されている PE でのみ実行されました。

アレイ コントロール ユニット (ACU) は、アレイ ユニット内のすべての PE にコマンドとメモリ アドレスをブロードキャストし、アレイ ユニットからステータス ビットを受信しました。ループ制御やサブルーチン呼び出しなどの記録操作を実行しました。アプリケーション プログラム コードは ACU のメモリに保存され、ACU はプログラムのスカラー部分を実行し、アレイの並列命令をキューに入れました。また、PE 間およびアレイ ユニットとステージング メモリ間のデータのシフトも制御しました。

ステージング メモリは、 アレイ ユニット データをバッファリングするための 32 MB のメモリ ブロックです。PE 自体のメモリは合計 2  MB (PE あたり 1024 ビット) しかなく、ホスト プロセッサ接続よりも高い通信ビット レート(5 MB/秒に対して 80 MB/秒) を提供するため、ステージング メモリは便利です。ステージング メモリは、「コーナー ターニング」(アレイからのバイトまたはワード指向のデータの再配置) や多次元アレイ アクセスなどのデータ操作機能も提供します。データは、128 本の並列ラインを介してステージング メモリとアレイ間で移動されます。

ホスト プロセッサは、プログラムとデータを MPP にロードし、ソフトウェア開発ツールと MPP へのネットワーク アクセスを提供するフロントエンド コンピュータでした。元のホスト プロセッサはPDP-11でしたが、すぐにDR-780 チャネルで MPP に接続されたVAX-11/780に置き換えられました。VAX はVMSオペレーティング システムを実行し、MPP Pascal でプログラムされていました。

MPP での基本的な算術演算の実際の計算速度は次のとおりです。

• ICL ダップ
• 思考マシン 接続マシン
• マスパー
• ベオウルフクラスター
• パルシテック
• スープレナム

• Fischer, James R.、Goodyear Aerospace Corporation (1987)。「付録 B. 技術概要」。超並列科学計算の最前線。アメリカ航空宇宙局、科学技術情報局。pp.  289– 294。2012年6 月 11 日に閲覧。
• Batcher, KE (1980 年 9月1 日)。「超並列プロセッサの設計」。IEEE Transactions on Computers。C - 29 (9): 836– 840。doi :10.1109/TC.1980.1675684。S2CID 13351618  。
• Batcher, Ken (1998)。「回顧: 超並列プロセッサのアーキテクチャ」。コンピュータ アーキテクチャに関する国際シンポジウム 25 周年 (選集)。ISCA '98 コンピュータ アーキテクチャに関する国際シンポジウム 25 周年の議事録。pp. 15–16。doi : 10.1145 / 285930.285937。ISBN 978-1581130584. S2CID  1875609。
• JL Potter編 (1986)。超並列プロセッサ。[Sl]: Mit Press。ISBN 9780262661799。
• Neil Boyd Coletti、「MPP のような配列での画像処理」、博士論文、イリノイ大学アーバナシャンペーン校コンピュータサイエンス学部、1983 年。
• Efstratios J. Gallopoulos、Scott D. McEwan (1983)。「超並列プロセッサによる数値実験」イリノイ大学アーバナ・シャンペーン校コンピュータサイエンス学部。2012年6 月 11 日閲覧。
• Gallopoulos, EJ (1985 年 7月)。「流体力学の問題に対する超並列プロセッサ」。Computer Physics Communications。37 ( 1–3 ) : 311– 315。Bibcode :1985CoPhC..37..311G。doi :10.1016/0010-4655(85)90167-5。
• E. Gallopoulos、D. Kopetzky、S.McEwan、DL Slotnick、A. Spry、「MPP プログラム開発とシミュレーション」。JL Potter 編『The Massively Parallel Processor』、pp. 276–290、MIT Press、1985 年
• Tom Henkel. 「MPP が衛星データを処理、スーパーコンピュータが世界最速の I/O 速度を主張」、Computerworld、1984 年 2 月 13 日、99 ページ。
• Eric J. Lerner、「プロセッサを多数使用することで作業が楽になる」、Aerospace America、1986 年 2 月、50 ページ。

• Todd Kushner、Angela Wu、Azriel Rosenfeld、「MPP での画像処理」、パターン認識 - PR、第 15 巻、第 3 号、pp. 121–130、1982 年