メモリセル（コンピューティング）

1957年、フロッシュとデリックはベル研究所で最初の二酸化ケイ素電界効果トランジスタを製造することに成功した。これはドレインとソースが表面で隣接している最初のトランジスタであった。^{[ 12 ]}その後、 1960年にベル研究所のチームが動作するMOSFETを実証した。 ^{[ 13 ] [ 14 ]} MOSFETの発明により、金属酸化物半導体（MOS）トランジスタをメモリセル記憶素子として実用化することが可能になった。この機能は以前は磁気コアによって担われていた。

最初の現代的なメモリセルは1964年にジョン・シュミットが最初の64ビットpチャネルMOS（PMOS）スタティックランダムアクセスメモリ（SRAM）を設計したときに導入されました。^{[ 15 ] [ 16 ]}

SRAM は通常 6 つのトランジスタセルを持ち、DRAM (ダイナミック ランダム アクセス メモリ) は通常 1 つのトランジスタ セルを持ちます。^{[ 17 ] [ 15 ]} 1965 年、東芝の Toscal BC-1411電子計算機は、容量性バイポーラ DRAM の一種を使用し、ゲルマニウムバイポーラ トランジスタとコンデンサで構成される個別のメモリセルに 180 ビットのデータを保存します。^{[ 18 ] [ 19 ]} MOS 技術は、現代の DRAM の基礎となっています。1966 年、IBM Thomas J. Watson Research CenterのRobert H. Dennard はMOS メモリに取り組んでいました。MOS 技術の特性を調べているうちに、コンデンサを構築できること、そして MOS コンデンサに電荷または電荷がないことを蓄積することでビットの 1 と 0 を表現でき、MOS トランジスタでコンデンサへの電荷の書き込みを制御できることを発見しました。これが、彼が単一トランジスタ DRAM メモリセルを開発するきっかけとなりました。^{[ 20 ]} 1967年、デナードはMOS技術に基づいた単一トランジスタDRAMメモリセルの特許を出願した。^{[ 21 ]}

最初の商用バイポーラ64ビットSRAMは、1969年にインテルが3101ショットキーTTLで発売した。1年後、インテルはMOS技術に基づいた最初のDRAM集積回路チップ、Intel 1103を発売した。1972年までに、半導体メモリ販売のそれまでの記録を塗り替えた。^{[ 22 ]} 1970年代初頭のDRAMチップは3トランジスタセルだったが、1970年代半ば以降はシングルトランジスタセルが標準となった。^{[ 17 ] [ 15 ]}

CMOSメモリはRCAによって商品化され、1968年に288ビットCMOS SRAMメモリチップが発売されました。^{[ 23 ]} CMOSメモリは当初、1970年代にコンピュータでより広く使用されていたNMOSメモリよりも低速でした。 ^{[ 24 ]} 1978年、日立は3μmプロセス で製造されたHM6147（4kb SRAM）メモリチップでツインウェルCMOSプロセスを導入しました。HM6147チップは、当時最速のNMOSメモリチップの性能に匹敵し、消費電力も大幅に少なくなっていました。同等の性能と大幅に少ない消費電力により、ツインウェルCMOSプロセスは最終的に1980年代にコンピュータメモリの最も一般的な半導体製造プロセスとしてNMOSを追い抜きました。^{[ 24 ]}

1980年代以降、最も一般的なDRAMメモリセルは、トレンチキャパシタセルとスタックキャパシタセルの2種類である。^{[ 25 ]}トレンチキャパシタセルは、シリコン基板に穴（トレンチ）を作り、その側壁をメモリセルとして使用するものである。一方、スタックキャパシタセルは、メモリセルを垂直に積み重ねて3次元セル構造にする、3次元メモリ（3Dメモリ）の初期の形態である。^{[ 26 ]}どちらも1984年に登場し、日立がトレンチキャパシタメモリを、富士通がスタックキャパシタメモリを発表した。^{[ 25 ]}

フローティングゲートMOSFET（FGMOS）は、 1967年にベル研究所のダウォン・カンとサイモン・シーによって発明されました。 ^{[ 27 ]}彼らは、再プログラム可能なROM（読み出し専用メモリ）の製造に使用できるFGMOSトランジスタを使用したフローティングゲートメモリセルの概念を提案しました。 ^{[ 28 ]}フローティングゲートメモリセルは後に、 EPROM（消去可能なプログラマブルROM）、EEPROM（電気的に消去可能なプログラマブルROM）、フラッシュメモリなどの不揮発性メモリ（NVM）技術の基礎となりました。^{[ 29 ]}

フラッシュメモリは、1980 年に東芝の増岡富士雄によって発明されました。 ^{[ 30 ] [ 31 ]}増岡と彼の同僚は、1984 年にNOR フラッシュの発明を発表し、^{[ 32 ]}その後1987 年にNAND フラッシュを発表しました。 ^{[ 33 ]}マルチレベルセル(MLC) フラッシュメモリはNECによって導入され、1996 年に 1 セルあたり 2 ビットを格納する64 Mbフラッシュチップで4 レベルセルを実証しました。 ^{[ 25 ]} 3Dチャージトラップフラッシュ(CTP) 技術を使用してフラッシュメモリセルを垂直に積み重ねた3D V-NANDは、2007 年に東芝によって初めて発表され、^{[ 34 ]} 2013 年にサムスン電子によって初めて商用製造されました。^{[ 35 ] [ 36 ]} 

フリップフロップには様々な実装方法があり、その記憶素子は通常、NANDゲートループまたはNORゲートループとクロック生成のための追加ゲートからなるラッチです。その値は常に出力として読み取ることができます。値はセットまたはリセット操作によって変更されるまで保持されます。フリップフロップは一般的にMOSFETを用いて実装されますが、バイポーラトランジスタを用いた実装例もあります。

フローティングゲートMOSFETに基づくフローティングゲートメモリセルは、 EPROM、EEPROM、フラッシュメモリを含むほとんどの不揮発性メモリ（NVM）技術に使用されています。^{[ 29 ]} R. BezとA. Pirovanoによると、

フローティングゲートメモリセルは基本的に、ゲートが誘電体で完全に囲まれたMOSトランジスタ（図1.2）、フローティングゲート（FG）であり、容量結合制御ゲート（CG）によって電気的に制御されます。電気的に絶縁されているFGは、セルデバイスの蓄積電極として機能します。FGに注入された電荷はそこに保持され、セルトランジスタの「見かけ上の」しきい値電圧（つまり、CGから見たVT）の変調が可能になります。^{[ 29 ]}