CPUID

x86アーキテクチャでは、CPUID命令（CPUIDオペコードで識別される）はプロセッサ補助命令（その名前は「 CPU識別」に由来する）であり、ソフトウェアがプロセッサの詳細を検出できるようにするものです。これは、1993年にPentiumおよび後期486プロセッサの発売とともにIntelによって導入されました。^{[ 1 ]}

プログラムはこれを使用して、プロセッサの種類や、 MMX / SSECPUIDなどの機能が実装されているかどうかを判断できます。

この命令が一般に利用可能になる前はCPUID、プログラマーはプロセッサのメーカーとモデルを特定するために、CPU の動作のわずかな違いを利用する難解なマシン コードを書いていました。 ^{[ 2 ] [ 3 ] [ 4 ] [ 5 ]} 80386 プロセッサの導入により、リセット時の EDX でリビジョンが示されましたが、これはリセット後にのみ読み取り可能であり、アプリケーションがその値を読み取る標準的な方法はありませんでした。

x86ファミリー以外の場合、開発者は依然として、CPU設計のバリエーションを特定するために、（命令タイミングやCPU障害トリガーなどを用いた）特殊なプロセスを使用する必要があるのが一般的です。

例えば、命令セットを一切持たなかったMotorola 68000シリーズCPUIDでは、特定の命令に特権が必要でした。これを利用して、様々なCPUファミリーを区別することができました。Motorola 68010では、SRからのMOVE命令が特権命令となりました。68000シリーズでは、SRからのMOVE命令は特権命令ではなかったため、CPUエラーが発生するかどうかで、2つの異なるCPUを区別することができました。

このCPUID命令はx86アーキテクチャに特有のものですが、他のアーキテクチャ（ARMなど）では、x86命令と同様の情報を取得するために、所定の方法で読み取ることができるオンチップレジスタが用意されている場合がよくありますCPUID。

オペコードCPUIDは です。この命令に対するプロセッサのサポートは、EFLAGS レジスタ0F A2の ID フラグ (ビット 21) を正常に切り替えることで検出できます。

アセンブリ言語では、このCPUID命令はパラメータを取らず、CPUID暗黙的に EAX レジスタを使用して返される情報の主要カテゴリを決定します。Intel の最近の用語では、これは CPUID リーフと呼ばれます。 は最初CPUIDに で呼び出す必要がありますEAX = 0。これにより、CPU が実装する最高位の EAX 呼び出しパラメータ (リーフ) が EAX レジスタに格納されます。

拡張機能情報を取得するには、CPUIDEAXの最上位ビットをセットして呼び出す必要があります。拡張関数呼び出しパラメータの最大値を決定するには、 を呼び出しCPUIDますEAX = 80000000h。

CPUID リーフが 3 より大きく 80000000 より小さい場合、モデル固有のレジスタの IA32_MISC_ENABLE.BOOT_NT4 [ビット 22] = 0 (デフォルトではこの値になっています) の場合にのみアクセスできます。名前が示すように、Windows NT 4.0から SP6 までは、このビットが設定されていないと正しく起動しませんでしたが^{[ 6 ]}、それ以降のバージョンの Windows ではこのビットは不要になったため、現在の Windows システムでは 4 より大きい基本リーフが見えると考えられます。2024年 4 月現在基本的な有効なリーフは23時までですが、一部のリーフから返される情報は公開されているドキュメントには記載されておらず、つまり「予約済み」となっています。

最近追加されたリーフの中にはサブリーフを持つものもあり、それらは呼び出し前に ECX レジスタを介して選択されますCPUID。

これは、CPU の製造元 ID 文字列( EBX、EDX、ECX (この順序) に格納される12 文字のASCII文字列) を返します。最も高い基本呼び出しパラメータ (呼び出し前に EAX に設定できる最大値) が EAX に格納されます。 CPUID

以下は、プロセッサとその実装された最高機能の一覧です。

以下は、実際のプロセッサで使用されているID文字列を、導入順に並べたものです。

• "GenuineIntel" –インテル
• "UMC UMC UMC " – UMC
• "AuthenticAMD" – AMD
• "CyrixInstead" – Cyrix – STMicroelectronicsおよびIBMからもライセンス供与を受けている
• "NexGenDriven" –ネクスジェン
• "CentaurHauls" – Centaur – IDT、その後VIA、そしてZhaoxinが所有
• "RiseRiseRise" -上昇
• "SiS SiS SiS " – SiS（元Rise）
• "GenuineTMx86" – Transmeta – Intel互換性のために標準CPUIDリーフ0000_0000hで使用されます
• "TransmetaCPU" – Transmeta – 拡張CPUIDリーフ8000_0000hおよびリーフ8086_0000hで使用
• "Geode by NSC" –ナショナルセミコンダクター– AMDが買収
• "Vortex86 SoC" – DM&P Vortex86（旧SiS）
• "Genuine  RDC" – RDCセミコンダクター株式会社^{[ 7 ]} (旧SiS)
• "HygonGenuine" – Hygon（AMD Zen系）
• "  Shanghai  " –昭新（ケンタウロス・イザヤの血統）
• "GenuineIotel" – Intel – まれ – 1 ビットのエラーが原因と思われる – 完全なレポート 1 件 + 部分的なレポートが数件^{[ 8 ] [ 9 ]}

以下は、偽物である可能性が非常に高いID文字列です。

• "VIA VIA VIA " ―時折引用されるが、この文字列を持つVIAプロセッサはこれまで確認されていない。
• "AMDisbetter!" ―時折引用されるが、この文字列を持つAMDプロセッサはこれまで確認されていない。
• "AMD ISBETTER" ―よく引用される^{[ 10 ] [ 11 ]}が、この文字列を持つAMD K5プロセッサはこれまで確認されていない。特に、Family/Model/Stepping 500hで出荷された最初のK5プロセッサでさえ、"AuthenticAMD"

以下は、オープンソースのソフトCPUコアで使用されるID文字列です。

• "GenuineAO486" – ao486 CPU (旧型) ^{[ 12 ] [ 13 ]}
• "MiSTer AO486" – ao486 CPU (新) ^{[ 14 ] [ 13 ]}
• "GenuineIntel" – v586コア^{[ 15 ]}（これはIntel ID文字列と同一です）

以下は、仮想マシンで使用されるID文字列です。

• （さまざまな文字列）– MCST Elbrus e2kプロセッサで動的バイナリ変換ソフトウェアを実行するとき^{[ 16 ]} 
  • "E2K MACHINE "– 文字列に一貫性がない – 一部（すべてではない）はマザーボードの種類をエンコードしている
  • "E8C-SWTX    "– DBT SW が末尾のスペースまたは末尾の \0 文字でパッドするかどうかは不明です
  • "EL2S4       "
  • "Elbrus-MCST "
  • "MBE1C-PC    "
  • "MBE8C-PC v.2"
  • "MONOCUB     "
• "ConnectixCPU" – Connectix Virtual PC (バージョン 6 以前) ^{[ 17 ] [ 18 ]}
• "Virtual CPU " – Microsoft Virtual PC 7; ^{[ 18 ]} Microsoft x86-to-ARM (32 ビット x86) ^{[ 19 ]}
• "AuthenticAMD" – Microsoft x86-to-ARM (64ビットx86) ^{[ 19 ]}
• "GenuineIntel" – Apple Rosetta 2 ^{[ 20 ]}
• "Insignia 586" – Insignia RealPC ^{[ 21 ] [ 22 ]}およびSoftWindows 98 ^{[ 23 ]}
• "Compaq FX!32" – Compaq FX!32 ( DEC Alphaプロセッサ用x86エミュレータ) ^{[ 24 ]}
• "Neko Project" – Neko Project II ( PC-98エミュレータ) (エミュレートする CPU が「Neko Processor II」に設定されている場合に使用) ^{[ 25 ] [ 26 ]}

例えば、GenuineIntelプロセッサでは、EBX に返される値は0x756e6547、EDX に返される値は0x49656e69、ECX に返される値は です0x6c65746e。次のサンプルコードは、ベンダー ID 文字列と、CPU が実装する最高位の呼び出しパラメータを表示します。

.intel_syntax noprefix。文章.m0: .string "CPUID: %x\n".m1: .string "実装された最大基本関数番号: %i\n".m2: .string "ベンダーID: %s\n".globl main主要：R12を押すmov eax , 1サブrsp 、16CPUIDle ardi 、.m0 [ rip ]mov esi , eaxprintfを呼び出すxor eax 、eaxCPUIDle ardi 、.m1 [ rip ]mov esi , eaxmov r12d 、edxmov ebp , ecxprintfを呼び出すmov 3 [ rsp ], ebxlea rsi 、3 [ rsp ]le ardi 、.m2 [ rip ]mov 7 [ rsp ], r12dmov 11 [ rsp ], ebpprintfを呼び出すrspを追加、16ポップR12退役.section .note.GNU - stack , "" , @ progbits

一部のプロセッサでは、CPUID.(EAX=0)によって報告される製造元ID文字列を、特定のMSR（モデル固有レジスタ）に新しいID文字列を書き込むことで変更できますWRMSR。これは、ID文字列を返さないCPUのソフトウェアで無効になっている機能や最適化を有効にするために、Intel以外のプロセッサで使用されています。GenuineIntel[27] このようなMSRを持つことが知られているプロセッサには、次の^{ものがあり}ます。

これにより、レジスタ EAX ( CPU の署名とも呼ばれる) にCPU のステッピング、モデル、マイクロアーキテクチャのコードネーム、ファミリ情報が返され、レジスタ EDX および ECX に機能フラグが、レジスタ EBX に追加の機能情報が返されます。^{[ 35 ]}

• ステップIDとは、修正されたエラーやその他の変更により割り当てられる製品のリビジョン番号です。
• 実際のプロセッサモデルは、モデル、拡張モデルID、およびファミリーIDフィールドから導出されます。ファミリーIDフィールドが6または15の場合、モデルは拡張モデルIDフィールドを4ビット左シフトした値とモデルフィールドの値の合計になります。それ以外の場合は、モデルはモデルフィールドの値になります。
• 実際のプロセッサフ​​ァミリは、ファミリーIDフィールドと拡張ファミリーIDフィールドから導き出されます。ファミリーIDフィールドが15の場合、ファミリは拡張ファミリーIDフィールドとファミリーIDフィールドの合計になります。それ以外の場合は、ファミリーはファミリーIDフィールドの値になります。
• プロセッサタイプフィールドの意味は、以下の表に示されています。

2023年10月現在、以下のx86プロセッサフ​​ァミリーIDが判明しています。^{[ 37 ]}

プロセッサ情報と機能フラグはメーカー固有のものですが、互換性のために通常は他のメーカーもIntelの値を使用します。

プロセッサ識別目的で使用する前に、予約フィールドはマスク処理を施す必要があります。

これは、EAX、EBX、ECX、およびEDXレジスタにおけるキャッシュおよびTLB機能を示す記述子のリストを返します。

このリーフをサポートするプロセッサでは、CPUIDEAX=2 を指定して呼び出すと、EAX の下位 1 バイトが01h^{[ a ]}に設定され、残りの 15 バイトの EAX/EBX/ECX/EDX には 15 個の記述子 (それぞれ 1 バイト) が格納されます。これらの記述子は、プロセッサのキャッシュ、TLB、およびプリフェッチに関する情報を提供します。通常、記述子ごとに 1 つのキャッシュまたは TLB ですが、一部の記述子値は他の情報も提供します。特に、 は00h空の記述子に使用され、FFhはリーフに有効なキャッシュ情報が含まれていないため、代わりにリーフ 4h を使用する必要があることを示し、 はリーフに有効な TLB 情報が含まれていないため、代わりにリーフ 18h を使用する必要があることを示します。また、 や などの記述子のように、 1 つの記述子が複数の TLB に関する情報を提供するFEhケースもあります。記述子は任意の順序で出現する可能性があります。63hC3h

4つのレジスタ（EAX、EBX、ECX、EDX）それぞれについて、ビット31が設定されている場合、そのレジスタには有効な記述子が含まれているとはみなされません（例えば、IA-32モードのItaniumでは、CPUID(EAX=2)は80000000hEDXを返します。これは、EDXに有効な情報が含まれていないことを意味すると解釈されるべきであり、512K L2キャッシュの記述子が含まれていることを意味すると解釈されるべきではありません）。

以下の表は、既知の記述子値に対して、その記述子値によって示されるキャッシュまたはTLBの簡潔な説明（または該当する場合はその他の情報）を提供します。表で使用されている接尾辞は次のとおりです。

• K、M、G  ：キビバイト、メビバイト、ギビバイト（キャッシュの容量、TLBのページサイズ）
• E  ：エントリ数（TLBの場合。例：64E＝64エントリ）
• p  ：ページサイズ（例：各エントリが4  KiBのページ を表すTLBの場合は4Kp、各エントリが4 KiBのページまたは2 MiBの巨大ページのいずれかを表すTLBの場合は4K/2Mp  ）
• L  ：キャッシュラインサイズ（例：32L＝32バイトのキャッシュラインサイズ）
• S  ：キャッシュセクタサイズ（例：2Sは、キャッシュがそれぞれ2つのキャッシュラインからなるセクタを使用することを意味します）
• A  ：連想性（例：6A＝6方向連想性、FA＝完全連想性）

これはプロセッサのシリアル番号を返します。プロセッサのシリアル番号はIntel Pentium IIIで初めて導入されましたが、プライバシー上の懸念から、後のモデルではこの機能は実装されていません（PSN機能ビットは常にクリアされます）。TransmetaのEfficeonおよびCrusoeプロセッサもこの機能を提供しています。ただし、AMDのCPUはどのCPUモデルにもこの機能を実装していません。

Intel Pentium III CPUの場合、リーフ3はEDX:ECX内の96ビットプロセッサシリアル番号の下位64ビットを返します。シリアル番号の上位32ビットは、CPUIDEAX=1で呼び出されたときにEAXで返されるCPUシグネチャから取得されます。^{[ 94 ]}

Transmeta CrusoeおよびEfficeon CPUの場合、リーフ3はEAX:EBX:ECX:EDXに128ビットのプロセッサシリアル番号を返します^{[ 95 ]}（EAXで提供されるこのシリアル番号の上位32ビットは、Crusoeプロセッサでは常に0ですが^{[ 96 ]}、少なくとも一部のEfficeonプロセッサでは0以外であることが知られています^{[ 97 ]}）。

プロセッサのシリアル番号機能を使用するには、BIOS設定で有効にする必要があることに注意してください。

これら 2 つのリーフは、命令が実行されるプロセッサ コアで使用可能なキャッシュ階層レベルに関する情報を提供するために使用されます。は Intel プロセッサで使用され、 はAMD プロセッサで使用されます。どちらも、同じデータ形式を使用して EAX、EBX、ECX、EDX にデータを返しますが、leaf は、leaf 用に「予約済み」とみなされるいくつかの追加フィールドを返します。どちらも、ECX で選択された一連のサブリーフで CPU キャッシュ情報を提供します。すべてのキャッシュ レベルに関する情報を取得するには、EAX=またはで、ECX を 0 から始まる増加値 (0、1、2、...) に設定して を繰り返し呼び出し、キャッシュを記述しないサブリーフ (EAX[4:0]=0) が見つかるまで続ける必要があります。キャッシュ情報を返すサブリーフは任意の順序で出現する可能性がありますが、キャッシュを記述しない最初のサブリーフより前にすべて出現します。CPUID48000'001Dh48000'001DhCPUID48000'001Dh

以下の表では、リーフに対して定義されている4がリーフに対して定義されていないフィールドは8000'001Dh、黄色のセル色と（#4）の項目で強調表示されています。

有効で完全連想ではないキャッシュの場合、ECX で返される値は、キャッシュ内のセット数から 1 を引いた値です。（完全連想キャッシュの場合、ECX は値 0 を返すものとして扱われます。）リーフ または のサブリーフで記述される任意のキャッシュの場合CPUID、4合計8000'001Dhキャッシュサイズ（バイト単位）は次のように計算できます。

CacheSize = (EBX[11:0]+1) * (EBX[21:12]+1) * (EBX[31:22]+1) * (ECX+1)

例えば、Intel Crystalwell CPU では、EAX=4 および ECX=4 で CPUID を実行すると、プロセッサはレベル 4 キャッシュの EBX および ECX に対して次のサイズ情報を返します。EBX=03C0F03FこれECX=00001FFFは、このキャッシュのキャッシュ ライン サイズが 64 バイト (EBX[11:0]+1)、タグごとに 16 ライン (EBX[21:12]+1)、16 ウェイ セット アソシアティブ (EBX[31:22]+1)、8192 セット (ECX+1) であり、合計サイズが 64*16*16*8192=134217728 バイト、つまり 128 メビバイトであることを意味します。

これら2つのリーフは、Intelのマルチコア（およびハイパースレッディング）プロセッサにおけるプロセッサトポロジー（スレッド、コア、パッケージ）およびキャッシュ階層の列挙に使用されます。^{[ 100 ]} 2013年現在AMDはこれらのリーフを使用しませんが、コア列挙を行うための別の方法を持っています。^{[ 101 ]}

他のほとんどの CPUID リーフとは異なり、リーフ Bh は、CPUID 命令が実行される論理プロセッサに応じて EDX に異なる値を返します。EDX に返される値は、実際には論理プロセッサのx2APIC ID です。ただし、x2APIC ID 空間は論理プロセッサに連続的にマッピングされているわけではなく、マッピングにギャップが生じる可能性があります。つまり、一部の中間 x2APIC ID は、必ずしもどの論理プロセッサにも対応しているとは限りません。x2APIC ID をコアにマッピングするための追加情報は、他のレジスタで提供されます。リーフ Bh にはサブリーフ (後述するように ECX によって選択されます) がありますが、EDX に返される値は、命令が実行されている論理プロセッサのみに影響され、サブリーフには影響されません。

リーフ Bh によって公開されるプロセッサのトポロジーは階層構造ですが、この階層における (論理) レベルの順序が、物理階層 ( SMT /core /package) の順序と必ずしも一致しないという奇妙な注意点があります。ただし、すべての論理レベルは、 (Bh リーフの) ECX サブリーフとして、SMT、core、または「無効」のいずれかである「レベルタイプ」との対応関係を照会できます。レベル ID 空間は 0 から始まり連続しているため、レベル ID が無効な場合、それより上位のすべてのレベル ID も無効になります。レベルタイプは ECX の 15:08 ビットで返され、照会されたレベルの論理プロセッサの数は EBX で返されます。最後に、これらのレベルと x2APIC ID との関連性が EAX[4:0] で返され、次のレベルで一意の ID を取得するために x2APIC ID をシフトする必要があるビット数として示されます。

例えば、ハイパースレッディングに対応したデュアルコアのWestmereプロセッサ（合計で2つのコアと4つのスレッドを持つ）は、4つの論理プロセッサに対してx2APIC ID 0、1、4、5を持つことができます。CPUIDのリーフBh（=EAX）、サブリーフ0（=ECX）は、例えばECXに100hを返すことができ、これはレベル0がSMT（ハイパースレッディング）レイヤーを表していることを意味し、物理コアごとに2つの論理プロセッサ（SMTユニット）があるため、EBXに2を返します。この場合、この0サブリーフに対してEAXに返される値は1になります。これは、前述のx2APIC IDを1ビット右にシフトすると、一意のコア番号（レベルID階層の次のレベル）が得られ、各コア内のSMT IDビットが消去されるためです。この情報を解釈するより簡単な方法は、x2APIC ID の最後のビット (ビット番号 0) が、この例の各コア内の SMT/ハイパースレッディング ユニットを識別するということです。サブリーフ 1 に進む (別の CPUID 呼び出しで EAX=Bh および ECX=1 を指定) とすると、たとえば ECX に 201h が返され、これはコア タイプ レベルであることを意味します。また、パッケージ内に 4 つの論理プロセッサがあるため、EBX に 4 が返されます。返される EAX は 3 より大きい任意の値になります。これは、たまたまビット番号 2 が x2APIC ID でコアを識別するために使用されているためです。この例では、x2APIC ID のビット番号 1 は使用されていないことに注意してください。ただし、このレベルで返される EAX は 4 になる可能性があり (Clarkdale Core i3 5x0 では実際にそうなります)、これは x2APIC ID を 4 ビットシフトするとパッケージ レベルで一意の ID (=0 であることは明らかです) も得られるためです。最後に、EAX=4 のリーフから、既に判明している情報以外に何がわかるのか疑問に思うかもしれません。EAX[31:26] には、パッケージ用に予約されているAPIC マスク ビットが返されます。この例では、ビット 0 から 2 はパッケージ内の論理プロセッサを識別するために使用されるため、111b になります。ただし、ビット 1 も予約されていますが、論理プロセッサの識別スキームの一部としては使用されません。つまり、APIC ID 0 から 7 はパッケージ用に予約されていますが、これらの値の半分は論理プロセッサにマッピングされません。

プロセッサのキャッシュ階層は、リーフ4のサブリーフを調べることで確認できます。この階層では、APIC IDも使用され、異なるレベルのキャッシュがSMTユニットとコアによってどのように共有されているかに関する情報が伝達されます。例を続けると、Westmereでは、同じコアのSMTユニット間で共有されるものの、物理コア間では共有されないL2キャッシュは、EAX[26:14]が1に設定されていることで示され、L3キャッシュがパッケージ全体で共有されている情報は、これらのビットを（少なくとも）111bに設定することで示されます。キャッシュタイプ、サイズ、アソシアティビティなどのキャッシュの詳細は、リーフ4の他のレジスタを介して伝達されます。

Intel アプリケーション ノート 485 の古いバージョンには、特にマルチコア プロセッサのコアの識別とカウントに関して、誤解を招く情報が含まれていることに注意してください。^{[ 102 ]}この情報の誤った解釈によるエラーは、Visual Studio の 2013 年版でさえ、CPUID を使用するための Microsoft のサンプル コードに組み込まれています。^{[ 103 ]}しかし、プロセッサ トポロジを識別するための Intel コード サンプル^{[ 100 ]}は正しい解釈を示しており、現在の Intel ソフトウェア開発者マニュアルはより明確な表現になっています。Wildfire Gamesの(オープンソース) クロス プラットフォームのプロダクション コード^{[ 104 ]}も、Intel ドキュメントの正しい解釈を実装しています。

x2APIC を持たない (つまり EAX=Bh リーフを実装しない) 古い (2010 年以前) Intel プロセッサを使用したトポロジー検出の例が、2010 年の Intel のプレゼンテーションで示されています。^{[ 105 ]} 2010 年以降の Intel プロセッサでこの古い検出方法を使用すると、コア数と論理プロセッサ数を過大評価する可能性があることに注意してください。これは、古い検出方法では APIC id 空間にギャップがないことを前提としており、この前提は一部の新しいプロセッサ (Core i3 5x0 シリーズから始まる) で破られていますが、これらの新しいプロセッサには x2APIC も搭載されているため、EAX=Bh リーフ方法を使用してトポロジーを正しく決定できます。

これは、EAX、EBX、ECX、EDXレジスタ内の命令MONITORに関連する機能情報を返します。MWAIT

これにより、EAXレジスタに特徴ビットが、EBX、ECX、EDXレジスタに追加情報が返されます。

これは、EBX、ECX、およびEDXに格納された拡張機能フラグを返します。EAX=7の場合のECXの最大値がEAXに格納されます。

これは、4つのレジスタすべてに拡張機能フラグを返します。

これはEDXの拡張機能フラグを返します。

EAX、EBX、ECXは予約済みです。

このリーフは、XSAVEの機能と状態コンポーネントを列挙するために使用されます。

XSAVE命令セット拡張機能は、CPU拡張状態（通常はコンテキストスイッチングの目的）を保存/復元するために設計されており、OSのコンテキストスイッチングコードが新しい拡張機能の詳細を理解する必要なく、新しい命令セット拡張機能に対応できるように拡張できます。これは、一連の状態コンポーネントを定義することによって実現されます。各コンポーネントは、指定された保存領域内でサイズとオフセットを持ち、それぞれが1つのCPU拡張機能に必要な状態のサブセットに対応します。CPUIDEAX=0Dhリーフは、CPUがサポートする状態コンポーネントとそのサイズ/オフセットに関する情報を提供するために使用されます。これにより、OSは適切な量の領域を確保し、関連するイネーブルビットを設定できます。

状態コンポーネントは、ユーザー状態（アプリケーションから見える状態項目、例：AVX-512ベクトルレジスタ）とスーパーバイザ状態（アプリケーションに影響を与えるが、ユーザーからは直接見えない状態項目、例：ユーザーモード割り込み設定）の 2 つのグループに細分化できます。ユーザー状態項目は、制御レジスタ内の対応するビットを設定することで有効化されXCR0、スーパーバイザ状態項目は、IA32_XSS（ ）MSR 内の対応するビットを設定することで有効化されます。指定された状態項目は、 /ファミリの命令0DA0hで保存および復元できる状態コンポーネントになります。XSAVEXRSTOR

XSAVE メカニズムは、この方法で最大 63 個の状態コンポーネントを処理できます。状態コンポーネント 0 と 1 (それぞれx87とSSE ) は固定のオフセットとサイズを持ちます。状態コンポーネント 2 から 62 については、状態コンポーネントのインデックスを指定CPUIDしてEAX=0Dh実行することで、サイズ、オフセット、およびいくつかの追加フラグを照会できます。これにより、EAX、EBX、および ECX (EDX は予約済み) に次の項目が返されます。ECX

この方法でサポートされていない状態コンポーネントにクエリを実行しようとすると、EAX、EBX、ECX、EDX のすべてが 0 に設定されます。

CPUIDリーフのサブリーフ0と1は、0Dh特徴情報を提供するために使用されます。

2023年7月現在、アーキテクチャ的に定義されているXSAVEの状態コンポーネントは以下のとおりです。

このリーフには、Intel Software Guard Extensions (SGX) 機能でサポートされている機能に関する情報が記載されています。このリーフには、ECX で選択された複数のサブリーフが含まれています。

サブリーフ0は、EAXにサポートされているSGXリーフ機能に関する情報、およびEDXにサポートされている最大SGXエンクレーブサイズに関する情報を提供します。ECXは予約済みです。EBXは、SECS（SGXエンクレーブ制御構造）のMISCSELECTフィールドで設定できるビットのビットマップを提供します。このフィールドは、AEX（SGX非同期エンクレーブ終了）が発生したときにSSA（SGX保存状態領域）のMISC領域に書き込まれる情報を制御するために使用されます。

サブリーフ 1 は、EDX:ECX:EBX:EAX の SECS の 128 ビット ATTRIBUTES フィールドで設定できるビットのビットマップを提供します (これは、ENCLS[ECREATE]リーフ関数への入力として使用される SECS コピーに適用されます)。上位 64 ビット (EDX:ECX で指定) は、XFRM (X 機能要求マスク) で設定できるビットのビットマップです。このマスクは、AEX の場合にどの CPU 状態コンポーネント (リーフ 0Dh を参照) が SSA に保存されるかを示すビットマスクです。これは、XCR0制御レジスタと同じレイアウトです。その他のビットは、次のように EAX と EBX で指定されます。

サブリーフ2以降は、SGXの下でEPC（エンクレーブページキャッシュ）セクションとして使用可能な物理メモリ領域に関する情報を提供するために使用されます。

このリーフには、Intel Processor Trace（リアルタイム命令トレースとも呼ばれる）の機能情報が記載されています。

サブリーフ0の場合、EAXに返される値は、EAX=14hのCPUIDでサポートされている最高位のサブリーフのインデックスです。EBXとECXは機能フラグを提供し、EDXは予約済みです。

これら2つのリーフは、EAX、EBX、ECX（EDXは両方のリーフで予約済み）にCPU内のさまざまな周波数に関する情報を提供します。

リーフ15hのEBXとECXの戻り値が両方ともゼロでない場合、TSC（タイムスタンプカウンタ）周波数（Hz）は次のように表されますTSCFreq = ECX*(EBX/EAX)。

一部のプロセッサ（例えば Intel Skylake）では、CPUID_15h_ECX はゼロですが、CPUID_16h_EAX は存在し、ゼロではありません。このようなことが確認されているすべてのプロセッサでは、^{[ 134 ]} TSC 周波数はプロセッサの基本周波数と等しく、コア水晶クロック周波数 (Hz) は次のように計算できますCoreCrystalFreq = (CPUID_16h_EAX * 10000000) * (CPUID_15h_EAX/CPUID_15h_EBX)。

CPUIDリーフ15hでTSC/コアクリスタルクロック比を列挙するプロセッサでは、APICタイマー周波数は、コアクリスタルクロック周波数をAPICの除算構成レジスタで指定された除数で割った値になります。^{[ 135 ]}

このリーフは、x86 CPU IPコアが別のベンダーのSoC（システムオンチップ）に実装されているシステムに存在します。他のリーフはCPUIDx86 CPUコアに関する情報を提供しますが、このリーフはSoCに関する情報を提供します。このリーフはECXのサブリーフインデックスを受け取ります。

サブリーフ0は、EAXに最大サブリーフインデックス（少なくとも3）と、EBX/ECX/EDXにSoC識別情報を返します。

サブリーフ1～3は、UTF-8形式の48バイトのSoCベンダーブランド文字列を返します。サブリーフ1はEAX、EBX、ECX、EDXの最初の16バイト（この順序）を返し、サブリーフ2は次の16バイトを返し、サブリーフ3は最後の16バイトを返します。文字列はヌル終端されていても構いませんが、必須ではありません。

このリーフは、命令が実行されるプロセッサコアで使用可能なTLB（トランスレーションルックアサイドバッファCPUID）に関する情報を提供します。このリーフは、ECXで選択された複数のサブリーフを提供します。

ECX=0を指定して呼び出すと、EAXに格納されているサポートされているサブリーフの最高位のインデックスと、EDXの下位5ビットにすべて0が格納された値が返されます。EDXの残りのビット、およびEBXとECXは予約済みです。

ECX≠0で呼び出された場合、TLBに関する情報が返されます。ECX（1からサポートされている最大サブリーフまで）は、情報を返すTLBを選択します。特定のプロセッサのTLBは、任意の順序で出現する可能性があります。特定のTLBについて返される情報には、ECX内のセット数、およびEBXとEDX内の追加情報が含まれます（EAXは予約済みです）。

このリーフには、EAX、EBX、およびECXにおけるIntel Key Lockerの機能情報が記載されています。EDXは予約済みです。

の場合ECX=0、サポートされている最高位の「パレット」サブリーフが EAX に列挙されます。 の場合、パレットnECX≥1に関する情報が返されます。

適切に記述されたソフトウェアは、8行または16行、1行あたり64バイト、または対応する1024バイトと8192バイトという数を想定するのではなく、報告されたタイルレジスタ数と報告されたタイルサイズおよび寸法を照会する必要があります。たとえば、プロセッサは実際には8、16、または32個のタイルを提供する可能性があります。8タイルまたは16タイルの実装は64バイトのTILECFGレジスタで処理できますが、32タイルの実装には64バイトを超えるTILECFGレジスタが必要であることに注意してください。また、32タイルの実装では、レジスタTMM16～TMM31を参照できるように、AMX命令のEVEXエンコードバリアントを実装する必要があることにも注意してください。^{[ 137 ]}

このリーフは、AMXTMUL（タイル乗数）ユニットに関する情報を返します。このリーフは、ECXで選択可能な複数のサブリーフを提供します。

サブリーフ0は、EAXにサポートされている最大サブリーフとEBXに基本的なTMUL情報を返します。サブリーフ1は、EAXに追加の機能情報を返します。

Intel TDX ( Trust Domain ExtensionsCPUID ) がアクティブな場合、 TD (Trust Domain) ゲストによる命令の実行試行はTDX モジュールによってインターセプトされます。このモジュールは、と(leaf 、sub-leaf 0)CPUIDで呼び出されると、 の leafに対してサポートされている最高位のサブリーフのインデックスと、TDX モジュールのベンダー ID 文字列を 12 バイトの ASCII 文字列として EBX、EDX、ECX (この順序) で返します。Intel 独自のモジュール実装では、ベンダー ID 文字列(末尾に 4 つのスペース付き)が返されます^{[ 143 ]} - このモジュールでは、 を介して追加の機能情報は利用できず、代わりに TDX 固有の命令を介して取得する必要があります。EAX=21hECX=021h21hEAX"IntelTDX    "CPUIDTDCALL

このリーフはハードウェアで予約されており、（最高基本リーフが以上のプロセッサでは21h）CPU上で直接実行されるとEAX/EBX/ECX/EDXに0を返します。

これは、EAX にサポートされる最大サブリーフと、EBX に AVX10 機能情報を返します。^{[ 123 ]} (ECX と EDX は予約済みです。)

サブリーフ1は、バージョンに依存しないAVX10機能のために予約されています。

最高位の関数は EAX に返されます。このリーフはXeon Phiプロセッサにのみ存在します。^{[ 148 ]}

この関数は機能フラグを返します。

Intel VT-x または AMD-v 仮想化環境CPUIDで命令が実行されると、ハイパーバイザによって傍受され、ハイパーバイザは基盤となるハードウェアとは異なる機能フラグを返すことができます。はハードウェアでは実装されておらず、ハイパーバイザがこの傍受メカニズムを通じてハイパーバイザ固有の識別情報と機能情報を提供するために予約されています。CPUIDCPUID40000000h4FFFFFFFh

リーフの場合40000000h、ハイパーバイザは、サポートされている最高位のハイパーバイザ CPUID リーフのインデックスを EAX に、12 文字のハイパーバイザ ID 文字列を EBX、ECX、EDX (この順序) に返すことが期待されます。リーフの場合40000001h、ハイパーバイザは、インターフェイス識別シグネチャを EAX に返すことがあります。たとえば、Hyper-V と0x31237648互換性があることを通知したいハイパーバイザは、EAX に—を返すことがあります"Hv#1"。^{[ 149 ] [ 150 ]}リーフとサポートされている最高位のリーフのフォーマットは40000001h、それ以外はハイパーバイザ固有です。これらのリーフを実装するハイパーバイザは、通常、CPUID リーフ 1 の存在を示すために、ECX のビット 31 も設定します。

複数のハイパーバイザインターフェースを公開するハイパーバイザは、追加のインターフェースごとに、一定の間隔で追加のCPUIDリーフセットを提供する場合があります100h。^{[ 151 ]}これを行うハイパーバイザの例としては、次のものがあります。

• QEMUがHyper-VとKVMの両方のインターフェースを提供するように構成されている場合、CPUIDリーフから始まるHyper-V情報40000000hとリーフから始まるKVM情報を提供します40000100h。^{[ 152 ] [ 153 ]}
• XenがHyper-Vエミュレーションを提供するように構成されている場合、CPUIDリーフから始まるHyper-V情報40000000hとリーフから始まるXen情報を提供します40000100h。^{[ 154 ]}

リーフにハイパーバイザID文字列を返すことが知られているハイパーバイザに40000000hは、以下のようなものがあります。

最も高い呼び出しパラメータがEAXに返されます。

EBX/ECX/EDXは、AMD製CPUでは製造元ID文字列（EAX=0と同じ）を返しますが、Intel製CPUでは返しません。

これは、EDXとECXに拡張機能フラグを返します。AMDプロセッサの場合、EAXにCPUシグネチャ、EBXにブランド識別子も返します。

ほとんどのAMDプロセッサの場合、EAXで返されるシグネチャはリーフに対してEAXで返されるシグネチャと同じですEAX=1。（ただし、AMD K6およびAMD K71プロセッサフ​​ァミリーでは、リーフとリーフでシグネチャの「Family」部分が異なります80000001。リーフはK6に対して、 K7に対して1を返しますが、リーフはK6に対して、 K7に対してを返します。）^{[ 175 ]}568000000167

EDX（ビット0～9、12～17、23、24）のビットの多くは、リーフEDXからのビットの複製ですEAX=1。これらのビットは薄黄色で強調表示されています。（これらの重複ビットはAMD製CPUには存在しますが、Intel製CPUには存在しません。）

EDXおよびECXにおけるAMD機能フラグは以下のとおりです。^{[ 176 ] [ 177 ]}

これらはプロセッサのブランド文字列を EAX、EBX、ECX、EDX に返します。CPUID48 バイトの ASCII プロセッサブランド文字列全体を取得するには、各パラメータを順番に指定して を発行する必要があります。^{[ 200 ]}CPUIDまずを発行しEAX = 80000000h、返された値が より小さくないことを確認することで、CPU にその機能が存在するかどうかを確認する必要があります80000004h。

Intel/AMD のドキュメントでは文字列はヌル終端されていると指定されていますが、必ずしもそうとは限りません (たとえば、DM&P Vortex86DX3と AMD Ryzen 7 6800HSはリーフでヌル終端されていないブランド文字列を返すことが知られています80000002h- 80000004h^{[ 201 ] [ 202 ]} )。ソフトウェアはこれに依存すべきではありません。

#include <stdio.h> #include <string.h> #include <cpuid.h>int main () { unsigned int regs [ 12 ]; char str [ sizeof ( regs ) + 1 ];__cpuid ( 0x80000000 , regs [ 0 ], regs [ 1 ], regs [ 2 ], regs [ 3 ]);if ( regs [ 0 ] < 0x80000004 ) return 1 ;__cpuid ( 0x80000002 , regs [ 0 ], regs [ 1 ], regs [ 2 ], regs [ 3 ]); __cpuid ( 0x80000003 , regs [ 4 ], regs [ 5 ], regs [ 6 ], regs [ 7 ]); __cpuid ( 0x80000004 , regs [ 8 ], regs [ 9 ], regs [ 10 ], regs [ 11 ]);memcpy ( str , regs , sizeof ( regs )); str [ sizeof ( regs )] = '\0' ; printf ( "%s \n " , str );return 0 ; }

AMDプロセッサでは、180nm Athlon以降（AuthenticAMDFamily 6 Model 2以降）では、CPUIDリーフから返されるプロセッサブランド文字列を80000002h、MSRに48バイトの置換文字列を書き込む命令80000004hを使用して変更することが可能です。^{[ 175 ] [ 203 ]}これは、 MSRを使用するものの、AMD Geode GX/LXでも実行できます。^{[ 204 ]}WRMSRC0010030hC0010035h300Ah300Fh

CPUID によって返される文字列には80000002h、80000004h先頭、末尾、または中間に複数の空白が含まれることがよくあります。Intel/AMD CPU で出現した、連続する空白が多数含まれるプロセッサ ブランド文字列の例をいくつか挙げます。

•        Intel(R) Core(TM) i7-3960X CPU @ 3.30GHz^{[ 205 ]}
• Intel(R) Xeon(R) CPU           W3670  @ 3.20GHz^{[ 206 ]}
• AMD EPYC 9655 96-Core Processor                ^{[ 207 ]}

場合によっては、CPUベンダーを特定するには、CPUIDリーフ0のベンダーIDとリーフ1のCPUシグネチャだけでなく、リーフ80000002h-のプロセッサブランド文字列も調べる必要があります80000004h。既知のケースは次のとおりです。

• MontageMontage Jintide CPU は、Montage CPU のブランド文字列にサブストリングが存在することで、ベースとなっている Intel Xeon CPU モデルと区別できます(例: Montage Jintide C2460 ^{[ 208 ]}と Intel Xeon Platinum 8160 ^{[ 209 ]}は、どちらもGenuineIntelFamily 6 Model 55h Stepping 4 と識別されますが、この方法で区別できます)。
• CentaurHaulsFamily 6 CPUはVIA製またはZhaoxin製のいずれかであり、ZHAOXINZhaoxin製CPUの場合はブランド文字列にサブストリングが存在することで区別できます（例えば、Zhaoxin KaiXian ZX-C+ C4580 ^{[ 210 ]}とVIA Eden X4 C4250 ^{[ 211 ]}はどちらもCentaurHaulsFamily 6 Model 0Fh Stepping 0Ehと識別され、この方法で区別できます）。
• AppleのRosetta 2 x86エミュレータ（自身をFamily 6と識別する）は、Rosetta 2のブランド文字列にGenuineIntel部分文字列が存在することで、エミュレートしているIntel Xeonプロセッサと区別できる。^{[ 19 ]}VirtualApple
• Microsoftのx86-on-ARMエミュレータ（64ビットモードではFamily 0Fhとして識別される）は、エミュレータのブランド文字列にAuthenticAMD部分文字列が存在することで、エミュレートしているAMDプロセッサと区別できる。 ^{[ 19 ]}Virtual CPU

これは、プロセッサのレベル 1 キャッシュとTLB の特性に関する情報を EAX、EBX、ECX、EDX に以下のように提供します。^{[ a ]}

• EAX: L1 ヒュージページ TLB (2M/4M ページに対応するエントリを保持する TLB) に関する情報^{[ b ]}
• EBX：L1スモールページTLB（4Kページに対応するエントリを保持するTLB）に関する情報
• ECX: L1データキャッシュに関する情報
• EDX: L1命令キャッシュに関する情報

ECX の L2 キャッシュの詳細を返します。これには、バイト単位のライン サイズ (ビット 07 - 00)、アソシアティビティの種類 (4 ビットのフィールドでエンコードされます。ビット 15 - 12)、および KiB 単位のキャッシュ サイズ (ビット 31 - 16) が含まれます。

#include <stdio.h> #include <cpuid.h>int main () { unsigned int eax , ebx , ecx , edx ; unsigned int lsize , assoc , cache ;__cpuid ( 0x80000006 , eax , ebx , ecx , edx ); lsize = ecx & 0xff ; assoc = ( ecx >> 12 ) & 0x0f ; cache = ( ecx >> 16 ) & 0xffff ;printf ( "行サイズ: %d B、関連付けタイプ: %d、キャッシュサイズ: %d KiB。\n " , lsize , assoc , cache );return 0 ; }

この機能は、CPUの電力管理、電力レポート、およびRAS（信頼性、可用性、保守性）機能に関する情報を提供します。

このリーフは、EAX、EBX、ECX、およびEDXにおけるAMD SVM（セキュア仮想マシン）機能に関する情報を返します。

Returns index of highest Hygon feature leaf in EAX (valid if greater than or equal to 8C860000h),^[246] and Hygon feature flags in EDX.^[247]

Several AMD CPU models will, for CPUID with EAX=8FFF'FFFFh, return an Easter egg string in EAX, EBX, ECX and EDX.^[248][249] Known Easter Egg strings include:

Additionally, AMD K6 CPUs will, for CPUID with EAX=8FFF'FFFEh, return an Easter egg reference to "DEI" in EAX.^[251]

Returns index of highest Centaur leaf in EAX. If the returned value in EAX is less than C0000001h, then Centaur extended leaves are not supported.

Present in CPUs from VIA and Zhaoxin.

On IDT WinChip CPUs (CentaurHauls Family 5), the extended leaves C0000001h-C0000005h do not encode any Centaur-specific functionality but are instead aliases of leaves 80000001h-80000005h.^[252]

This leaf returns Centaur feature information (mainly VIA/Zhaoxin PadLock) in EDX.^{[253][254][255][256]} (EAX, EBX and ECX are reserved.)

This leaf returns information about CPU voltage, temperature, clock multipliers and power-on settings for VIA C7 processors in EAX, EBX, ECX and EDX.^[258]

This sub-leaf returns feature information in EAX. EBX, ECX and EDX are reserved.

Some of the non-x86 CPU architectures also provide certain forms of structured information about the processor's abilities, commonly as a set of special registers:

• ARM architectures have a CPUID coprocessor register which requires exception level EL1 or above to access.^[262]
• System/370 through z/Architecture IBM mainframe processors have a supervisor-mode-only Store CPU ID (STIDP) instruction, which provides information that includes the CPU type.^{[263][264]:10-147–10-149}
• The z/Architecture mainframe processors also have a supervisor-mode-only Store Facilities List (STFL)^[264]:10-149 instruction, and a non-privileged Store Facilities List Extended (STFLE) instruction,^{:7-394–7-395} which list the installed hardware features.
• The MIPS32/64 architecture defines a mandatory Processor Identification (PrId) and a series of daisy-chained Configuration Registers.^[265]
• The PowerPC processor has the 32-bit read-only Processor Version Register (PVR) identifying the processor model in use. The instruction requires supervisor access level.^[266]
• The RISC-V architecture has an mcpuid "read-only register containing information regarding the capabilities of the CPU implementation"^[267]

DSP and transputer-like chip families have not taken up the instruction in any noticeable way, in spite of having (in relative terms) as many variations in design. Alternate ways of silicon identification might be present; for example, DSPs from Texas Instruments contain a memory-based register set for each functional unit that starts with identifiers determining the unit type and model, its ASIC design revision and features selected at the design phase, and continues with unit-specific control and data registers. Access to these areas is performed by simply using the existing load and store instructions; thus, for such devices, there is no need for extending the register set for device identification purposes.

• sandpile.org, the world's leading source for technical x86 processor information
• x86-cpuid.org, a complete x86 architecture CPUID database plus related code generation tools, to be used by both the Linux Kernel and the Xen hypervisor.^[268]
• CPU-Z, a Windows utility that uses CPUID to identify various system settings
• CPU-X, an alternative of CPU-Z for Linux and FreeBSD
• Spectre (security vulnerability)
• Speculative Store Bypass (SSB)
• /proc/cpuinfo, a text file generated by certain systems containing some of the CPUID information

• "AMD64 Technology Indirect Branch Control Extension"(PDF) (White paper). Revision 4.10.18. Advanced Micro Devices, Inc. (AMD). 2018. Archived(PDF) from the original on 2018-05-09. Retrieved 2018-05-09.

• Intel Processor Identification and the CPUID Instruction (Application Note 485), last published version. Said to be incorporated into the Intel 64 and IA-32 Architectures Software Developer's Manualin 2013, but as of July 2014 the manual still directs the reader to note 485.
  • Contains some information that can be and was easily misinterpreted though, particularly with respect to processor topology identification.
  • The big Intel manuals tend to lag behind the Intel ISA document, available at the top of this page, which is updated even for processors not yet publicly available, and thus usually contains more CPUID bits. For example, as of this writing, the ISA book (at revision 19, dated May 2014) documents the CLFLUSHOPT bit in leaf 7, but the big manuals although apparently more up-to-date (at revision 51, dated June 2014) don't mention it.
• AMD64 Architecture Programmer's Manual Volume 3: General-Purpose and System Instructions
• cpuid command-line program for Linux
• cpuprint.com, cpuprint.exe, cpuprint.raw command-line programs for Windows
• instlatx64 - x86/x64命令レイテンシ、メモリレイテンシ、CPUIDダンプのコレクション