トランスピュータ

トランスピュータは、並列コンピューティングを目的とした1980年代の先駆的なマイクロプロセッサシリーズです。これをサポートするため、各トランスピュータには独自の統合メモリと、他のトランスピュータとデータを交換するためのシリアル通信リンクがありました。これらは、英国ブリストルに拠点を置く半導体企業Inmosによって設計および製造されました。^[1]

1980年代後半のしばらくの間、多くの人^[2]はトランスピュータがコンピューティングの未来のための次の偉大な設計であると考えていました。トランスピュータはこの期待に応えませんでしたが、トランスピュータアーキテクチャはコンピュータアーキテクチャに新しいアイデアを生み出す上で大きな影響力を持ち、そのうちのいくつかは現代のシステムで異なる形で再登場しています。^[3]

1980 年代初頭、従来の中央処理装置(CPU) はパフォーマンスの限界に達したように見えました。その時点まで、製造上の難しさにより、チップに収まる回路の量が制限されていました。製造プロセスの継続的な改善により、この制限はほぼ解消されました。10 年以内に、チップには設計者が使い方を知っている以上の回路を収容できるようになりました。従来の複合命令セット コンピュータ(CISC) 設計はパフォーマンスの停滞期に達しており、それを克服できるかどうかは明らかではありませんでした。^[4]

唯一の前進方法は、並列処理の使用を増やすこと、つまり複数のタスクを同時に解決するために連携して動作する複数の CPU の使用を増やすことだったようです。これは、そのようなマシンが複数のタスクを同時に実行できることに依存しており、このプロセスはマルチタスクと呼ばれます。これは、以前のマイクロプロセッサ設計では一般に処理が難しすぎましたが、最近の設計では効果的に実現できました。将来、これがすべてのオペレーティング システム(OS) の機能になることは明らかでした。

ほとんどのマルチタスク設計の副作用として、多くの場合、プロセスを物理的に異なる CPU 上で実行できるようになり、その場合はマルチプロセッシングと呼ばれます。マルチプロセッシング用に構築された低コストの CPU を使用すると、CPU を追加することでマシンの速度を上げることができ、1 つの高速 CPU 設計を使用するよりもはるかに安価になる可能性があります。

最初のトランスピュータの設計は、コンピュータ科学者のデイビッド・メイと通信コンサルタントのロバート・ミルンによるものでした。1990年、メイはサウサンプトン大学から名誉理学博士号を授与され、1991年には王立協会のフェローに選出され、1992年には物理学会のパターソン賞を受賞しました。当時インモスの主任エンジニアであったトニー・フージは、T414トランスピュータの開発で1987年にフィリップ王子デザイナー賞を受賞しました。 ^[5]

トランスピュータは、並列コンピューティングシステムで使用するために特別に設計された最初の汎用マイクロプロセッサです。目標は、電力とコストが異なるチップ ファミリを作成し、それらを相互に接続して完全な並列コンピュータを構成できるようにすることでした。トランスピュータの名前は、「トランジスタ」と「コンピュータ」を組み合わせたもので、^{[6]個々のトランスピュータが果たす役割を示すために選択されました。つまり、以前の設計で}トランジスタが使用されていたのと同じように、多数のトランスピュータが、より大規模な統合システムの基本的な構成要素として使用されることになります。

当初の計画では、トランスピュータのコストを 1 台あたり数ドルに抑える予定でした。Inmos は、トランスピュータがコンピューターのメイン CPU として動作することから、同じマシン内のディスク ドライブのチャネル コントローラーとして機能することまで、実質的にあらゆる用途に使用されることを想定していました。たとえば、従来のマシンでは、ディスク コントローラーの処理能力は、ディスクがアクセスされていないときはアイドル状態になります。これに対して、トランスピュータ システムでは、これらのトランスピュータのいずれかの予備サイクルを他のタスクに使用できるため、マシン全体のパフォーマンスが大幅に向上します。

トランスピュータには大容量のオンチップメモリ​​が搭載されており、基本的にはプロセッサインメモリとなっています。トランスピュータ 1 台でも、単独で動作するために必要なすべての回路が搭載されており、これはマイクロコントローラによく見られる機能です。その目的は、複雑なバスやマザーボードを必要とせずに、トランスピュータをできるだけ簡単に接続できるようにすることでした。電源と単純なクロック信号を供給する必要がありましたが、それ以外はほとんど必要ありませんでした。ランダムアクセスメモリ(RAM)、RAM コントローラ、バスサポート、さらにはリアルタイムオペレーティングシステム(RTOS) もすべて組み込まれていました。このようにして、最後のトランスピュータは、当時台頭しつつあったSoC市場における単一の再利用可能マイクロコア (RMC) でした。

オリジナルのトランスピュータは、非常に単純でかなり珍しいアーキテクチャを使用して、小さな領域で高いパフォーマンスを実現しました。データパスを制御する主な方法としてマイクロコードを使用していましたが、当時の他の設計とは異なり、多くの命令は実行に1サイクルしかかかりませんでした。命令オペコードは、マイクロコード読み取り専用メモリ(ROM)へのエントリポイントとして使用され、ROM からの出力はデータパスに直接送られました。マルチサイクル命令の場合、データパスが最初のサイクルを実行している間に、マイクロコードは2番目のサイクルの4つの可能なオプションをデコードしました。これらのオプションのどれを実際に使用するかは、最初のサイクルの終わり近くに決定できました。これにより、アーキテクチャを汎用的に保ちながら、非常に高速な操作が可能になりました。^[7]

20 MHz というクロックレートは当時としては非常に高いもので、設計者はボード上でこのような高速クロック信号を分配することの実用性について非常に懸念していました。5 MHz という低速の外部クロックが使用され、位相ロック ループ(PLL) を使用して必要な内部周波数までこれが増幅されました。内部クロックには実際には4 つの重複しない位相があり、設計者はこれらの任意の組み合わせを自由に使用できたため、トランスピュータは実際には 80 MHz で動作していたと言えます。設計の多くの部分でダイナミック ロジックが使用され、面積を削減して速度を上げました。残念ながら、これらの方法は自動テスト パターン生成スキャン テストと組み合わせるのが難しいため、後の設計では使用されなくなりました。

プレンティス・ホールはトランスピュータの一般原理に関する 本^{[8]を出版した。}

トランスピュータの基本設計には「OS リンク」と呼ばれるシリアル リンク^{[9] [10]}が含まれており、これにより最大 4 台の他のトランスピュータと通信することができ、各トランスピュータの速度は 5、10、または 20 Mbit/s で、1980 年代には非常に高速でした。任意の数のトランスピュータをリンク (数十メートルに及ぶ) で接続して、1 つのコンピューティングファームを形成できます。仮想のデスクトップ マシンでは、2 台の「ローエンド」トランスピュータが(適切なハードウェアに接続された) シリアル ラインで入出力(I/O) タスクを処理し、もう 1 台のトランスピュータでCPUとして機能する大型のトランスピュータと通信します。

この方法で構築できるシステムのサイズには制限がありました。各トランスピュータは固定されたポイントツーポイント レイアウトで相互にリンクされていたため、より遠くのトランスピュータにメッセージを送信するには、ライン上の各チップでメッセージを中継する必要がありました。これにより、リンク上の各「ホップ」で遅延が発生し、大規模なネットワークでは長い遅延が発生しました。この問題を解決するために、Inmos は最大 32 個のトランスピュータ (またはスイッチ) をさらに大規模なネットワークに接続できるゼロ遅延スイッチも提供しました。

トランスピュータは、ほとんどのコンピュータと同様にメモリから起動できますが、ネットワーク リンク経由で起動することもできます。チップ上の特別なピンである BootFromROM が、使用する方法を示します。チップがリセットされたときに BootFromROM がアサートされると、メモリの先頭から 2 バイトの命令から処理が開始されます。これは通常、ブート コードへの後方ジャンプを実行するために使用されます。このピンがアサートされていない場合、チップはネットワーク リンクでバイトが受信されるのを待機します。受信される最初のバイトは、後続のコードの長さです。後続のバイトは低位メモリにコピーされ、そのバイト数が受信されるとジャンプします。

このシステムの一般的なコンセプトは、1 つのトランスピュータを、多数の接続されたトランスピュータを含むシステムのブートの中央機関として機能させることでした。選択されたトランスピュータは BootFromROM を永続的にアサートし、起動時に ROM からブート プロセスの実行を開始します。他のトランスピュータは BootFromROM を低く設定し、単に待機します。ローダーは中央のトランスピュータをブートし、次にネットワーク内の他のトランスピュータにブート コードの送信を開始します。また、ハード ドライブに接続されたトランスピュータにデバイス ドライバーを送信するなど、各トランスピュータに送信するコードをカスタマイズできます。

システムには、 PEEK と POKE用に予約された 0 と 1 の「特別な」コード長も含まれていました。これにより、ブートされていないトランスピュータの RAM の検査と変更が可能になりました。メモリ アドレスが続くピーク、またはアドレスと 1 ワードのデータを含むポークの後、トランスピュータはブートストラップの待機状態に戻ります。このメカニズムは、通常、デバッグに使用されました。

追加された回路は、リンク上のトラフィックをスケジュールしました。通信を待機しているプロセスは、ネットワーク回路が読み取りまたは書き込みを完了するまで自動的に一時停止します。その後、トランスピュータで実行されている他のプロセスにその処理時間が与えられます。リアルタイムおよびマルチプロセッサ操作を改善するために、 2 つの優先順位が組み込まれました。メモリ内の仮想ネットワーク リンクとして実装された、1 つのトランスピュータで実行されているプログラム間の通信には、同じ論理システムが使用されました。そのため、入力または出力を要求するプログラムは、操作が完了するまで自動的に一時停止します。このタスクは通常、ハードウェアの調停者としてオペレーティング システムが処理する必要があります。トランスピュータ上のオペレーティング システムはスケジュールを処理する必要はなく、チップに OS が内蔵されていると考えることができます。

トランスピュータのコアロジックは、この機能すべてを 1 つのチップに組み込むため、ほとんどの CPU よりも単純化されていました。そのかなりスパースな性質と、当時は魅力的なマーケティング用語であったことから、縮小命令セット コンピュータ(RISC) と呼ぶ人もいますが、マイクロコードが大量に使用されており、レジスタ セットが限られており、メモリ間命令が複雑であるため、完全にCISC陣営に属しています。レジスタを多用するロード/ストア RISC CPU とは異なり、トランスピュータにはスタックとして動作するデータ レジスタが 3 つしかありませんでした。さらに、ワークスペース ポインタは、命令およびを介して簡単にアクセスできる従来のメモリ スタックを指していました。これにより、ワークスペース ポインタを別のプロセスが使用するメモリに変更するだけで、非常に高速なコンテキスト スイッチが可能になりました ( TMS9900など、多くの同時代の設計で使用されている方法)。3 つのレジスタ スタックの内容は、トランスピュータがコンテキスト スイッチを実行できる Jump などの特定の命令を過ぎると保持されませんでした。 Load LocalStore Local

トランスピュータの命令セットは、オペコードとオペランドの ニブルから構成される 8 ビットの命令で構成されていました。上位ニブルには 16 個の可能な基本命令コードが含まれていたため、商用化された非常に数少ない最小命令セット コンピュータの 1 つとなりました。下位ニブルには 1 つの即値定数オペランドが含まれていて、これは通常、ワークスペース (メモリ スタック) ポインターに対するオフセットとして使用されます。2 つのプレフィックス命令により、下位ニブルを後続の命令のオペランドの前に付加することで、より大きな定数を構築できました。さらに命令がサポートされるのは、定数オペランドを拡張されたゼロ オペランド オペコードとしてデコードする命令コードOperate ( Opr) です。これにより、トランスピュータの新しい実装が導入されるたびに、ほぼ無限に簡単に命令セットを拡張できるようになりました。

16 個の「主要な」 1 オペランド命令は次のとおりです。

これらの命令はすべて、オフセットまたは算術定数を表す定数を取ります。この定数が 16 未満の場合、これらの命令はすべて 1 バイトにコード化されます。

最初の 16 個の「セカンダリ」ゼロオペランド命令 (OPR プライマリ命令を使用) は次のとおりです。

複数のトランスピュータ システムの試作、構築、構成を容易にする手段として、Inmos は1987 年にTRAM (TRAnsputer Module) 規格を導入しました。TRAM は基本的に、トランスピュータと、オプションで外部メモリや周辺機器で構成されるビルディング ブロックドーターボードで、電源、トランスピュータ リンク、クロック、システム信号を提供するシンプルな標準化されたコネクタを備えています。基本的なサイズ 1 TRAM (3.66 インチ x 1.05 インチ) からサイズ 8 (3.66 インチ x 8.75 インチ) まで、さまざまなサイズの TRAM が定義されています。Inmos は、業界標準アーキテクチャ(ISA)、MicroChannel、VMEbusなどのさまざまなホスト バス用のさまざまな TRAMマザーボードを製造しました。TRAM リンクは 10 Mbit/s または 20 Mbit/s で動作します。^[11]

トランスピュータは、通信順次プロセス（CSP）プロセス計算に基づくプログラミング言語occam を使用してプログラムされることが意図されていました。^[12]トランスピュータは、当時のCISC設計がPascalやCなどの言語を実行するために構築されたのと比べ、特にOccam を実行するように構築されました。Occamは、言語の基本的な部分として、並行性とチャネルベースのプロセス間またはプロセッサ間通信をサポートしていました。並列処理と通信がチップに組み込まれ、言語がチップと直接対話するため、デバイス コントローラなどのコードを記述するのは簡単になりました。最も基本的なコードでもシリアル ポートの I/O を監視でき、データがないときは自動的にスリープ状態になります。

トランスピュータ用の最初の Occam 開発環境は、Inmos D700 Transputer Development System (TDS) でした。これは、エディタ、コンパイラ、リンカ、および (事後) デバッガを組み込んだ、型破りな統合開発環境でした。TDS は、Occam で記述されたトランスピュータ アプリケーションでした。TDS テキスト エディタは、コード ブロックを非表示にしたり表示したりして、コードの構造をより明確にすることができる折りたたみエディタであるという点で注目に値します。残念ながら、なじみのないプログラミング言語と、同様になじみのない開発環境の組み合わせは、トランスピュータの初期の普及にはまったく役立ちませんでした。後に、Inmos は、より従来的な Occam クロスコンパイラであるOccam 2 Toolsets をリリースしました。

C、 FORTRAN、Ada、Forth 、Pascalなどのより主流のプログラミング言語の実装も、後に Inmos とサードパーティ ベンダーの両方からリリースされました。これらには通常、言語拡張機能や、あまりエレガントではない方法で Occam のような並行性とチャネルベースの通信を提供するライブラリが含まれていました。

トランスピュータは仮想メモリをサポートしていなかったため、Unixオペレーティングシステムの主流の派生版の移植は妨げられたが、Unix ライクなオペレーティングシステム ( WhitesmithsのMinixやIdrisなど) の移植版は作成された。高度な Unix ライクな分散オペレーティングシステムであるHeliosも、 Perihelion Softwareによってマルチトランスピュータシステム専用に設計された。

最初のトランスピュータは 1983 年に発表され、1984 年にリリースされました。

マイクロコントローラのようなデバイスとしての役割に合わせて、トランスピュータにはオンボード RAM と内蔵 RAM コントローラが搭載されており、ハードウェアを追加することなくメモリを追加できます。他の設計とは異なり、トランスピュータには I/O ラインが含まれていません。これらは、既存のシリアル リンクに接続されたハードウェアで追加されます。従来のプロセッサの割り込み ラインに似た 1 つの「イベント」ラインがあります。チャネルとして扱われ、プログラムはイベント チャネルから「入力」し、イベント ラインがアサートされた後にのみ続行できます。

すべてのトランスピュータは外部の 5 MHz クロック入力から実行され、これが逓倍されてプロセッサ クロックが提供されます。

トランスピュータには、メモリ管理ユニット(MMU) や仮想メモリシステムは含まれていませんでした。

トランスピュータのバリエーション (キャンセルされた T9000 を除く) は、 16 ビットの T2シリーズ、32 ビットの T4シリーズ、および 64ビットIEEE 754浮動小数点をサポートする 32 ビットのT8シリーズの 3 つのグループに分類できます。

プロトタイプの 16 ビット トランスピュータはS43で、スケジューラとリンク上の DMA 制御ブロック転送がありませんでした。発売時には、T212とM212 (後者はオンボード ディスク コントローラ付き) が 16 ビット製品でした。T212 は、プロセッサ クロック速度定格が 17.5 MHz と 20 MHz でした。T212 は、オンチップ RAM が 2 KB から 4 KB に拡張されたT222に置き換えられ、その後T225 に置き換えられました。これにより、デバッグブレークポイントのサポートが追加されました (命令 "J0") と、T800 命令セットからの追加命令がいくつか追加されました。T222 と T225 はどちらも 20 MHz で動作しました。

1985年10月に発売されたT414は、 90万個のトランジスター相当を搭載し、1.5マイクロメートルの加工サイズで製造された。32ビット設計で、32ビット単位のデータを処理し、最大4GBのメインメモリをアドレス指定できた。^{[13]当初、最初の32ビット版は}T424になる予定だったが、製造上の問題で、当初の4KBではなく2KBのオンボードRAMを搭載したT414に再設計された。T414は15MHzと20MHzのバリエーションがあった。後にRAMはT425 （ 20、25、30MHzのバリエーション）で4KBに復活し、J0ブレークポイントのサポートと追加の T800 命令。1989年 9 月にリリースされたT400は、組み込みシステム市場向けに設計された、2 KB と 4 つのリンクではなく 2 つのリンクを備えた、低コストの 20 MHz T425 派生製品でした。

1987 年に発表された第 2 世代のT800トランスピュータには、拡張命令セットが搭載されていました。最も重要な追加機能は、64 ビットの浮動小数点ユニット(FPU) と浮動小数点用の 3 つのレジスタで、IEEE 754-1985浮動小数点標準を実装しています。また、4 KB のオンボード RAM を搭載し、20 MHz または 25 MHz のバージョンが用意されていました。ブレークポイントのサポートは、後のT801とT805で追加されました。前者は、パフォーマンスを向上させるために、アドレス バスとデータ バスが別々になっています。T805 は、後に 30 MHz の部品としても提供されました。

拡張されたT810が計画されており、これはより多くの RAM、より多くの高速リンク、追加の命令、および改良されたマイクロコードを備える予定でしたが、1990 年頃にキャンセルされました。

Inmos 社は、トランスピュータ プロセッサ用のさまざまなサポート チップも製造しました。たとえば、C004 32 ウェイ リンク スイッチや、トランスピュータ リンクを 8 ビット データ バスに接続できるようにするC011およびC012「リンク アダプタ」などです。

当初の Inmos の戦略の一部は、CPU を非常に小型かつ安価にし、他のロジックと 1 つのデバイスで組み合わせられるようにすることでした。一般に呼ばれるシステム オン チップ(SoC) は現在では広く普及していますが、この概念は 1980 年代初頭にはほとんど知られていませんでした。1983 年頃に、M212とTV -toy という2 つのプロジェクトが開始されました。M212 は、標準の T212 コアをベースに、ST 506 および ST 412 Shugart 標準用のディスク コントローラを追加しました。TV-toy はビデオ ゲーム コンソールのベースとなる予定で、Inmos とSinclair Researchの共同プロジェクトでした。

T212 および T414/T424 トランスピュータのリンクにはハードウェア DMA エンジンが搭載されており、他のプロセスの実行と並行して転送を行うことができました。この設計の派生版である T400 (後発の同名のトランスピュータと混同しないように注意) は、CPU がこれらの転送を処理するように設計されました。これにより、4 つのリンク エンジンが CPU 全体とほぼ同じサイズになったため、デバイスのサイズが大幅に削減されました。T400 は、当時はシステム オン シリコン(SOS) デバイスと呼ばれていたもののコアとして使用することを意図していました。現在ではシステム オン チップ(SoC)と呼ばれ、よりよく知られています。この設計は、TV 玩具の一部となる予定でした。このプロジェクトは 1985 年に中止されました。

以前の SoC プロジェクトは限られた成功しか収めていませんでしたが (M212 は一時的に販売されました)、多くの設計者が依然としてそのコンセプトを固く信じており、1987 年に、トランスピュータ CPU の 8 ビット バージョンとステート マシンに基づく構成可能なロジックを組み合わせた新しいプロジェクト T100 が開始されました。トランスピュータ命令セットは 8 ビット命令に基づいており、8 ビットの倍数である任意のワード サイズで簡単に使用できます。T100 の対象市場は、Futurebus などのバス コントローラと、標準リンク アダプタ (C011 など) のアップグレードでした。プロジェクトは、T840 (後に T9000 のベースとなる) が開始されたときに中止されました。

• T2、T4、T8シリーズトランスピュータ
• 
  インモス T212、プレクアル
• 
  インモス T222、プレクアル
• 
  STマイクロエレクトロニクス IMST225 (Inmos T225)
• 
  インモスT400
• 
  インモスT414
• 
  インモスT425
• 
  インモス T800、プレクアル
• 
  STマイクロエレクトロニクス IMST805 (Inmos T805)

TPCOREは、フィールドプログラマブルゲートアレイ（FPGA）で実行されるOSリンクを含むトランスピュータの実装である。 ^{[9] [14]}

Inmos は、 T9000 (開発中のコード名はH1 )の導入により、T8 シリーズ トランスピュータのパフォーマンスを改善しました。T9000 は T800 とほとんどの機能を共有していましたが、設計のいくつかをハードウェアに移し、スーパースカラーサポート用のいくつかの機能を追加しました。以前のモデルとは異なり、T9000 は RAM の代わりに真の 16 KB 高速キャッシュ(ランダム置換を使用) を備えていましたが、メモリとして使用することもでき、これらすべてを処理する MMU のような機能 ( PMIと呼ばれます) が含まれていました。速度を上げるために、T9000 はスタックの上位 32 か所をキャッシュしました (以前のバージョンの 3 か所ではありません)。

T9000 は、さらに高速化するために 5 段パイプラインを採用しました。興味深い追加機能として、キャッシュから命令を収集し、最大 8 バイトの大きなパッケージにグループ化してパイプラインに高速に供給するグルーパー^[15]があります。その後、グループは 1 サイクルで完了し、まるで 1 つの大きな命令がより高速な CPU で動作しているかのようになりました。

リンクシステムは新しい100MHzモードにアップグレードされましたが、以前のシステムとは異なり、リンクは下位互換性がなくなりました。この新しいパケットベースのリンクプロトコルはDS-Linkと呼ばれ、^[16]後にIEEE 1355シリアル相互接続規格の基礎となりました。T9000では、リンクをポイントツーポイントから真のネットワークに変更し、リンク上に任意の数の仮想チャネルを作成できるようにするVCP （仮想チャネルプロセッサ）と呼ばれるリンクルーティングハードウェアも追加されました。これは、プログラムが接続の物理的なレイアウトを意識する必要がなくなったことを意味しました。C104 32ウェイクロスバースイッチやC101リンクアダプタ など、さまざまなDS-Linkサポートチップも開発されました。

T9000 の開発が長期にわたって遅れたため、リリースされる頃には、より高速なロード/ストア設計がすでに T9000 を上回っていました。T800 の 10 倍のパフォーマンスを達成するという目標を、T9000 は一貫して達成できませんでした。プロジェクトが最終的に中止されたときも、50 MHz で 36 MIPS 程度しか達成できませんでした。生産の遅れから、T9000 に最適なホスト アーキテクチャはオーバーヘッド プロジェクターだという皮肉な話が生まれました。

これは Inmos にとって負担が大きすぎました。開発を継続するために必要な資金がなかったからです。この頃までに、同社は組み込みシステム市場に注力していた SGS-Thomson (現在のSTMicroelectronics ) に売却されており、最終的に T9000 プロジェクトは中止されました。しかし、組み込みアプリケーション向けに全面的に再設計された 32 ビット トランスピュータST20シリーズが、T9000 用に開発された一部の技術を使用して後に生産されました。ST20 コアは、セットトップ ボックスや全地球測位システム(GPS) アプリケーション 用のチップセットに組み込まれました。

ST20 は厳密にはトランスピュータではありませんが、T4 と T9 の影響を強く受け、おそらく最後のトランスピュータである T450 の基礎となりました。ST20 の使命は、当時台頭しつつあった SoC 市場で再利用可能なコアになることでした。ST20 の元の名前は、Reusable Micro Core (RMC) でした。アーキテクチャは、マイクロコード制御のデータ パスを備えたオリジナルの T4 アーキテクチャを大まかにベースとしていました。ただし、これは完全な再設計であり、設計言語としてVHDL を使用し、最適化された (および書き直された) マイクロコード コンパイラを使用しました。このプロジェクトは、T9 が多くのアプリケーションには大きすぎることが認識された 1990 年の早い時期に考案されました。実際の設計作業は 1992 年半ばに開始されました。トラップを介してソフトウェアで実装された複雑な命令を備えた非常に単純な RISC スタイルの CPU から、Tomasulo アルゴリズムに概念が似ているかなり複雑なスーパースカラー設計まで、いくつかの試験設計が行われました。最終的な設計は、パフォーマンスを向上させるために いくつかの単純な命令のグループ化とワークスペース キャッシュが追加されましたが、元の T4 コアと非常によく似ていました。

トランスピュータは、当時の多くの設計に比べるとシンプルながら強力でしたが、CPU とマイクロコントローラの両方の用途で広く使用されるという目標に近づくことはありませんでした。マイクロコントローラ市場では、コストが最も重視される 8 ビット マシンが市場を独占していました。この分野では、T2 でさえほとんどのユーザーにとって強力すぎ、コストが高すぎました。

コンピュータデスクトップおよびワークステーションの分野では、トランスピュータはかなり高速でした (20 MHz で約 1000 万命令/秒(MIPS) で動作)。これは 1980 年代初頭としては優れたパフォーマンスでしたが、浮動小数点ユニット(FPU) を備えた T800 が出荷される頃には、他の RISC 設計がこれを上回っていました。マシンが計画どおりに複数のトランスピュータを使用していれば、この問題は大幅に軽減された可能性がありますが、T800 は発売時に 1 台あたり約 400 ドルのコストがかかり、価格性能比が悪かったことを意味しました。トランスピュータベースのワークステーション システムは設計されませんでしたが、最も有名なのはAtari Transputer Workstationでしょう。

トランスピュータは超並列コンピューティングの分野でより大きな成功を収め、1980年代後半には複数のベンダーがトランスピュータベースのシステムを開発しました。これらには、Meiko Scientific（元Inmosの従業員が設立）、Floating Point Systems、Parsytec、^{[17] 、Parsysが含まれます。}ブリストル工科大学のブリストルトランスピュータセンターやエディンバラ大学のエディンバラ同時実行スーパーコンピュータプロジェクトなど、いくつかの英国の学術機関がトランスピュータベースの並列システムの応用に関する研究活動を開始しました。また、 DESYのハドロン電子リング装置（HERA）衝突型加速器の高エネルギー物理学ZEUS実験のデータ取得システムと第2レベルトリガーシステムは、いくつかのサブシステムに分割された300を超える同期クロックのトランスピュータのネットワークに基づいていました。これらは、カスタム検出器電子機器の読み出しを制御し、物理イベント選択のための再構成アルゴリズムを実行しました。

トランスピュータの並列処理能力は、 1990 年代初頭に世界最大の印刷会社であるRR Donnelley & Sonsによって画像処理に商業的に利用されました。印刷用にデジタル画像を素早く変換する能力は、同社に競合他社に対する大きな優位性をもたらしました。この開発は、RR Donnelley テクノロジー センターの Michael Bengtson によって主導されました。数年のうちに、デスクトップ コンピュータでも処理能力が実現され、同社ではカスタムのマルチ処理システムの必要性がなくなりました。^[要出典]

ドイツのJäger Messtechnik社は、初期のADwinリアルタイムデータ収集および制御製品にトランスピュータを使用していました。^[18]

フランスの企業が、最大 144 台の T800 および T400 トランスピュータを搭載した Archipel Volvox スーパーコンピュータを構築しました。このコンピュータは、UNIX を実行する Silicon Graphics Indigo2 と、Volvox バックプレーンに接続する特別なカードによって制御されていました。

トランスピュータは、Siemens/Tektronix K1103 などのプロトコル アナライザや、アレイ アーキテクチャがレーダーなどのアプリケーションに適していた軍事アプリケーション、およびシリアル リンク (1980 年代には高速だった) がサブシステム通信のコストと重量の削減に役立った軍事アプリケーションでも使用されました。

トランスピュータは、ブリストルのDivision Limited社製のProVision 100システムなど、仮想現実に関連する製品にも登場した。このシステムは、 Intel i860、80486 / 33、東芝HSPプロセッサとT805またはT425トランスピュータの組み合わせを特徴とし、PC、Sun SPARCstation、VAXシステムからサーバーとしてアクセスできるレンダリングエンジンを実装していた。 ^{[19] [20]}

ミリアーデは、アストリウム・サテライト社とCNESが開発し、ピカールなどの衛星に使用されている欧州の小型衛星プラットフォームで、T805をベースにしており、約4MIPSの性能を発揮し、2015年頃まで生産が続く予定である。^{[21] [22]}

通信と計算の非同期操作により、ベインの「非同期多項式ゼロ検出」アルゴリズムなどの非同期アルゴリズムの開発が可能になりました。^{[23]非同期アルゴリズムの分野と現在のアルゴリズムの非同期実装は、}エクサスケールコンピューティングへの移行において重要な役割を果たす可能性があります。

高エネルギートランジェントエクスプローラ2（HETE-2）宇宙船は、4×T805トランスピュータと8×DSP56001を使用し、約1億命令/秒（MIPS）の性能を実現しました。^[24]

内部並列性の増大は、従来の CPU 設計の改善の原動力の 1 つとなってきました。CPU 設計では、明示的なスレッド レベルの並列性 (トランスピュータで使用される) の代わりに、命令レベルでの暗黙的な並列性を活用し、コード シーケンスのデータ依存性を検査し、複数の独立した命令を異なる実行ユニットに発行します。これは、スーパースカラー処理と呼ばれます。スーパースカラー プロセッサは、順次構築されたコード フラグメントの実行を最適化するのに適しています。スーパースカラー処理と投機的実行の組み合わせにより、主に Pascal、Fortran、C、C++ で記述された既存のコード本体で、目に見えるパフォーマンスの向上が実現しました。既存のコードに対するこれらの大幅かつ定期的なパフォーマンスの向上を考えると、タスク レベルの並列性をさらに高める言語やコーディング スタイルでソフトウェアを書き直す動機はほとんどありませんでした。

それでも、協調する同時プロセッサのモデルは、21 世紀のスーパーコンピュータ設計の主流となっているクラスタ コンピューティングシステムではまだ見られます。トランスピュータ アーキテクチャとは異なり、これらのシステムの処理ユニットは通常、大量のメモリとディスク ストレージにアクセスできるスーパースカラー CPU を使用し、従来のオペレーティング システムとネットワーク インターフェイスを実行します。ノードがより複雑になるため、このようなシステムで並列処理を調整するために使用されるソフトウェア アーキテクチャは、通常、トランスピュータ アーキテクチャよりもはるかに重いものになります。

トランスピュータの基本的な動機は今も残っていますが、トランジスタ数が倍増し続けることで 20 年以上にわたって隠されていました。必然的に、マイクロプロセッサの設計者は、テクノロジーのスケーリングが限界に達し始めたのとほぼ同時に、より大きな物理リソースの用途を使い果たしました。消費電力、つまり放熱の必要性により、クロック レートのさらなる増加は実現不可能になりました。これらの要因により、業界は Inmos が提案したものと本質的にほとんど変わらないソリューションへと向かうようになりました。

コロンビア大学の設計に基づき、IBM Blue Geneとして構築された、世界で最も強力なスーパーコンピュータのいくつかは、トランスピュータの夢を現実の世界に具現化したものです。これらは、比較的低性能の同一の SoC の大規模な集合体です。

最近の傾向では、トランジスタのジレンマを、Inmos にとっても未来的すぎる方法で解決しようとしています。CPU ダイにコンポーネントを追加し、1 つのシステムに複数のダイを配置することに加えて、最新のプロセッサでは、1 つのダイに複数のコアを配置することが増えています。トランスピュータの設計者は、トランジスタの予算内に 1 つのコアを収めるのにも苦労しました。今日では、トランジスタ密度が 1000 倍に増加したため、設計者は通常、多数のコアを配置できます。最新の商用開発の 1 つは、トランスピュータと Inmos に強く共鳴する組み込みマルチコア マルチスレッド プロセッサ ファミリを開発した XMOS 社から登場しました。Cellプロセッサ、 Adapteva Epiphanyアーキテクチャ、Tilera など、 ネットワーク オン チップ(NoC)のアプローチを採用した新しいクラスのマルチコア/メニーコア プロセッサがあります。

トランスピュータとインモスは、英国ブリストルをマイクロエレクトロニクスの設計と革新の中心地として確立するのに貢献しました。

• アダプテバ
• デビッド・メイ（コンピューター科学者）
• 簡単（プログラミング言語）
• IEEE1355 規格
• インモス
• アイワープ
• メイコーコンピューティングサーフェス

ウィキメディア・コモンズには、トランスピュータに関連するメディアがあります。

• スーパーノード - EU プロジェクト Esprit-1085 (1985-1988) [1]

• トランスピュータに関するよくある質問
• Ram Meenakshisundaram の Transputer ホームページ
• WoTUG トランスピュータの原理（例えば、通信シーケンシャルプロセス（CSP））を他の環境に適用するグループ。
• トランスピュータ エミュレーター - 1 つの T414 トランスピュータ (つまり、FPU やブリッティング命令なし) をエミュレートし、通常はホスト コンピュータ システムによって提供されるファイルおよび端末 I/O サービスを提供します。
• PC ベースのトランスピュータ エミュレーター - これは、1990 年代半ばから後半にかけて Julian Highfield によって作成されたオリジナルの T414 トランスピュータ エミュレーター (jserver と呼ばれる) の PC ポートです。
• トランスピュータは楽しいです。
• トランスプレタ仮想マシン。Wayback Machineに 2017-03-03 にアーカイブされました。トランスプレタ バイトコードに基づく occam-pi およびその他の言語用のポータブル ランタイムです。
• Kent Retargettable occam コンパイラ。 – occam-pi コンパイラ。
• transputer.net – transputer に関するドキュメントなど。
• Inmos 卒業生ディレクトリ。元 Inmos 従業員の名簿、写真、一般情報。Ken Heddings が管理しています。
• 1959年から2009年までのフィリップ王子デザイナー賞受賞者、デザイン評議会ウェブサイト
• HETE-2 宇宙船内部システム