Loading article…
x86 仮想化は、 x86/x86-64 CPU 上で ハードウェア支援による仮想化機能を使用することです。
1990 年代後半、x86 仮想化は複雑なソフトウェア技術によって実現されました。これは、プロセッサのハードウェア支援による仮想化機能の不足を補いながら、妥当なパフォーマンスを達成するために必要なものでした。2005 年と 2006 年に、Intel (VT-x) とAMD (AMD-V) の両社は、よりシンプルな仮想化ソフトウェアを可能にするものの、速度面でのメリットがほとんどない、限定的なハードウェア仮想化サポートを導入しました。[1]大幅な速度向上を可能にする、より優れたハードウェア サポートは、後のプロセッサ モデルで実現されました。
ソフトウェアベースの仮想化
以下の説明では、x86 アーキテクチャ保護モードの仮想化のみに焦点を当てます。
保護モードでは、オペレーティングシステムカーネルはリング0などの高い権限で実行され、アプリケーションはリング3などの低い権限で実行されます。[要出典]ソフトウェアベースの仮想化では、ホストOSはハードウェアに直接アクセスできますが、ゲストOSはホストOSの他のアプリケーションと同様に、ハードウェアへのアクセスが制限されています。この制限を克服するためにx86ソフトウェアベースの仮想化で使用される1つのアプローチは、リングの権限解除と呼ばれ、ゲストOSを0よりも高いリング（権限が低い）で実行します。[2]
保護モードの仮想化を可能にしたのは、次の 3 つの技術です。
- バイナリ変換は、POPFなどの特定のリング0命令をリング3命令で書き換えるために使用されます。そうしないと、リング0より上で実行されたときに暗黙的に失敗したり、異なる動作をしたりするため、[3] [4] : 3 従来のトラップアンドエミュレート仮想化は不可能になります。[4] : 1 [5]パフォーマンスを向上させるには、変換された基本ブロックを、コードパッチ（たとえばVxDで使用される）、ゲストOSによるページの再利用、さらには自己修正コードを検出する一貫した方法でキャッシュする必要があります。[6]
- プロセッサが使用する主要なデータ構造の多くはシャドウ化する必要がある。ほとんどのオペレーティングシステムはページ化された仮想メモリを使用しており、ゲスト OS にMMUへの直接アクセスを許可すると仮想化マネージャによる制御が失われるため、x86 MMU の作業の一部を、シャドウ ページ テーブルと呼ばれる手法を使用して、ゲスト OS 用にソフトウェアで複製する必要がある。[7] : 5 [4] : 2 これには、アクセス試行をトラップし、代わりにソフトウェアでエミュレートすることにより、ゲスト OS が実際のページ テーブル エントリにアクセスできないようにすることが含まれる。x86 アーキテクチャは、セグメント記述子をプロセッサに格納するために隠し状態を使用するため、セグメント記述子がプロセッサにロードされると、ロード元のメモリが上書きされる可能性があり、プロセッサから記述子を取得する方法はありません。したがって、シャドウ記述子テーブルを使用して、ゲスト OS によって記述子テーブルに加えられた変更を追跡する必要があります。[5]
- I/Oデバイスエミュレーション：ゲストOS上でサポートされていないデバイスは、ホストOSで実行されるデバイスエミュレーターによってエミュレートする必要があります。 [8]
これらの技術は、IBM System/370などのネイティブに仮想化可能なアーキテクチャ上で実行されるVMと比較して、MMU仮想化サポートが不足しているため、パフォーマンスのオーバーヘッドが発生します。[4] ：10 [9] ：17および21
従来のメインフレームでは、古典的なタイプ 1ハイパーバイザーは自立型であり、オペレーティングシステムに依存せず、ユーザーアプリケーション自体も実行しませんでした。対照的に、最初の x86 仮想化製品はワークステーションコンピューターを対象としており、ホスト OS で実行されるカーネルモジュールにハイパーバイザーを埋め込むことで、ホスト OS 内でゲスト OS を実行しました (タイプ 2 ハイパーバイザー)。[8]
ハードウェア支援のないx86アーキテクチャがPopekとGoldbergによって説明されているように仮想化可能かどうかについては議論があります。VMwareの研究者は2006年のASPLOS論文で、上記の技術により、古典的なトラップアンドエミュレート技術ではないものの、PopekとGoldbergの3つの基準を満たすという意味でx86プラットフォームを仮想化できると指摘しました。[4] : 2–3
Denali、L4、Xenなどの他のシステムでは、準仮想化と呼ばれる別の方法が採用されました。準仮想化では、オペレーティングシステムを移植して、仮想化が難しい実際のx86命令セットの部分を実装しない仮想マシンで実行します。準仮想化されたI/Oは、元のSOSP '03 Xenペーパーで実証されているように、パフォーマンス上の大きな利点があります。[10]
x86-64 ( AMD64 )の初期バージョンでは、ロング モードでのセグメンテーション サポートが不足していたため、ソフトウェアのみの完全仮想化は許可されていませんでした。そのため、ハイパーバイザーのメモリ、特にゲスト カーネル アドレス空間で実行されるトラップ ハンドラーの保護が不可能でした。[11] [12] : 11 および 20 リビジョン D 以降の 64 ビット AMD プロセッサ (経験則として、90 nm 以下で製造されたもの) では、ロング モードでのセグメンテーションの基本サポートが追加され、バイナリ変換によって 64 ビット ホストで 64 ビット ゲストを実行できるようになりました。 Intel は x86-64 実装 ( Intel 64 ) にセグメンテーション サポートを追加しなかったため、Intel CPU では 64 ビットのソフトウェアのみの仮想化は不可能でしたが、Intel VT-x のサポートにより、Intel プラットフォームで 64 ビットのハードウェア支援による仮想化が可能になります。[13] [14] : 4
一部のプラットフォームでは、基盤となるプロセッサが 64 ビットであり、必要な仮想化拡張機能をサポートしている場合、32 ビット ホスト OS 上で 64 ビット ゲストを実行できます。
ハードウェア支援による仮想化
2005 年と 2006 年に、IntelとAMD (それぞれ独立して) は x86 アーキテクチャに新しいプロセッサ拡張機能を作成しました。x86 ハードウェア仮想化の第 1 世代では、特権命令の問題に対処しました。仮想化されたシステム メモリのパフォーマンスが低いという問題は、後にチップセットに追加されたMMU仮想化によって対処されました。
中央処理装置
仮想8086モード
Intel 80286 はプロテクトモードでは DOS アプリケーションを同時に実行できなかったため、Intel は80386チップに仮想 8086 モードを導入し、386 以降のチップで仮想化された 8086 プロセッサを提供しました。ただし、プロテクトモード自体を仮想化するハードウェア サポートは 20 年後に利用可能になりました。[15]
AMD 仮想化 (AMD-V)
AMDは、第一世代の仮想化拡張機能を「Pacifica」というコード名で開発し、当初はAMD Secure Virtual Machine (SVM)として公開しましたが、[16]後にAMD Virtualization（略してAMD-V）という商標で販売しました。
2006 年 5 月 23 日、AMD はこのテクノロジをサポートする最初の AMD プロセッサとして、Athlon 64 ( 「Orleans」 )、Athlon 64 X2 ( 「Windsor」 )、および Athlon 64 FX ( 「Windsor」 ) をリリースしました。
AMD-V 機能は、ソケット AM2のリビジョン "F" または "G" のAthlon 64およびAthlon 64 X2プロセッサ ファミリ、Turion 64 X2、Opteron第 2 世代[17]および第 3 世代[18] PhenomおよびPhenom IIプロセッサにも搭載されています。APU Fusionプロセッサは AMD-V をサポートしています。AMD-V はどのソケット 939 プロセッサでもサポートされていません。これをサポートするSempronプロセッサは、APU とHuron、Regor、Sargasデスクトップ CPU のみです。
Family 0x10 Barcelona ライン以降の AMD Opteron CPU および Phenom II CPU は、Rapid Virtualization Indexing (開発中は Nested Page Tables と呼ばれていました) と呼ばれる第 2 世代のハードウェア仮想化テクノロジをサポートしています。これは後に Intel によってExtended Page Tables (EPT) として採用されました。
2019 年現在、すべてのZenベースの AMD プロセッサは AMD-V をサポートしています。
AMD-VのCPUフラグは「svm」です。これはBSD派生版ではdmesgまたはsysctlで、Linuxではで確認できます。[19] AMD-Vの命令にはVMRUN、VMLOAD、VMSAVE、CLGI、VMMCALL、INVLPGA、SKINIT、STGIなどがあります。
/proc/cpuinfo
一部のマザーボードでは、アプリケーションがAMD SVM機能を利用する前に、BIOSセットアップでAMD SVM機能を有効にする必要があります。 [20]
Intel 仮想化 (VT-x)
以前は「Vanderpool」というコード名で呼ばれていたVT-xは、x86プラットフォーム上の仮想化のためのIntelの技術を表しています。2005年11月13日、IntelはVT-xをサポートする最初のIntelプロセッサとして、 Pentium 4の2つのモデル（モデル662と672）をリリースしました。VT-x機能のCPUフラグは「vmx」です。Linuxでは、/proc/cpuinfoまたはmacOSではで確認できますsysctl machdep.cpu.features。[19]
「VMX」はVirtual Machine Extensionsの略で、VMPTRLD、VMPTRST、VMCLEAR、VMREAD、VMWRITE、VMCALL、VMLAUNCH、VMRESUME、VMXOFF、VMXON、INVEPT、INVVPID、VMFUNCという13の新しい命令を追加します。[21]これらの命令により、ゲストOSが完全な権限（リング0）で実行されていると認識する仮想実行モードの開始と終了が可能になりますが、ホストOSは保護されたままになります。
2015年現在[アップデート]、ほぼすべての新しいサーバー、デスクトップ、モバイルのIntelプロセッサがVT-xをサポートしていますが、一部のIntel Atomプロセッサは主な例外です。[22]一部のマザーボードでは、アプリケーションがVT-x機能を使用する前に、BIOSセットアップでIntelのVT-x機能を有効にする必要があります。 [23]
インテルは、2008年にリリースされたNehalemアーキテクチャ[26] [27]以来、ページテーブル仮想化技術である拡張ページテーブル（EPT）[24] [ 25]を搭載し始めました。2010年にWestmereは、論理プロセッサをリアルモードで直接起動するためのサポートを追加しました 。これは「無制限ゲスト」と呼ばれる機能で、EPTが機能するために必要なものです。[28] [29]
Haswellマイクロアーキテクチャ (2013 年に発表)以降、Intel はVMCS シャドウイングをVMM のネストされた仮想化を加速する技術として組み込み始めました。 [30] 仮想マシン制御構造(VMCS) は、 VM ごとに 1 つだけ存在するメモリ内のデータ構造で、VMM によって管理されます。異なる VM 間で実行コンテキストが変更されるたびに、現在の VM の VMCS が復元され、VM の仮想プロセッサの状態が定義されます。[31]複数の VMM またはネストされた VMM が使用されるとすぐに、上記のようにシャドウ ページ テーブル管理を発明する必要があったのと同様の問題が発生します。このような場合、VMCS は複数回シャドウイングする必要があり (ネストの場合)、プロセッサによるハードウェア サポートがない場合はソフトウェアで部分的に実装する必要があります。シャドウ VMCS の処理をより効率的にするために、Intel は VMCS シャドウイングのハードウェア サポートを実装しました。[32]
VIA 仮想化 (VIA VT)
VIA Nano 3000シリーズプロセッサ以上は、Intel VT-xと互換性のあるVIA VT仮想化テクノロジーをサポートしています。[33] EPTは、 Nano C4350ALに似たVIA QuadCore-EおよびEden X4の後継であるZhaoxin ZX-Cに搭載されています。[34]
割り込み仮想化 (AMD AVIC および Intel APICv)
2012年、AMDは仮想化環境における割り込みオーバーヘッドの削減を目的としたAdvanced Virtual Interrupt Controller（AVIC ）を発表しました。 [35]この技術は、発表されたとおりx2APICをサポートしていません。[36] 2016年、AVICはAMDファミリー15hモデル6Xh（Carrizo）プロセッサ以降で利用可能になりました。[37]
同じく2012年に、インテルは割り込みとAPIC仮想化のための同様の技術を発表しましたが、発表時点ではブランド名がありませんでした。[38] その後、APIC仮想化（APICv）[39]としてブランド化され、インテルCPUのIvy Bridge EPシリーズ で市販され、Xeon E5-26xx v2（2013年後半発売）およびXeon E5-46xx v2（2014年初頭発売）として販売されました。[40]
グラフィックス処理ユニット
グラフィックス仮想化は x86 アーキテクチャの一部ではありません。Intel Graphics Virtualization Technology (GVT) は、最近の世代のグラフィックス アーキテクチャの一部としてグラフィックス仮想化を提供します。AMD APU はx86-64命令セットを実装していますが、グラフィックス仮想化をサポートしていない AMD 独自のグラフィックス アーキテクチャ ( TeraScale、GCN、RDNA ) を実装しています。[要出典] Larrabee はx86 に基づく唯一のグラフィックスマイクロアーキテクチャでしたが、グラフィックス仮想化のサポートは含まれていなかった可能性があります。
チップセット
メモリとI/Oの仮想化はチップセットによって実行されます。[41]通常、これらの機能はBIOSによって有効にされる必要があり、BIOSはそれらをサポートでき、またそれらを使用するように設定されている必要があります。
I/O MMU 仮想化 (AMD-Vi および Intel VT-d)
入出力メモリ管理ユニット（IOMMU）により、ゲスト仮想マシンはDMAと割り込み再マッピングを介して、イーサネット、高速グラフィックカード、ハードドライブコントローラなどの周辺機器を直接使用できるようになります。これはPCIパススルーと呼ばれることもあります。[42]
IOMMU を使用すると、メモリ アドレス変換を使用して、オペレーティング システムがメモリ アドレス空間よりも小さいメモリ アドレス空間を持つ周辺機器と通信するために必要なバウンス バッファーを排除することもできます。同時に、IOMMU を使用すると、オペレーティング システムとハイパーバイザーは、バグのあるハードウェアや悪意のあるハードウェアがメモリ セキュリティを侵害するのを防ぐこともできます。
AMD と Intel はどちらも IOMMU 仕様を公開しています。
- AMDのI/O仮想化技術「AMD-Vi」は元々「IOMMU」と呼ばれていた[43]
- Intelの「Virtualization Technology for Directed I/O」（VT-d）[44]は、 Core 2アーキテクチャ以降のほとんどのハイエンド（すべてではない）新しいIntelプロセッサに搭載されています。[45]
CPU サポートに加えて、マザーボードの チップセットとシステム ファームウェア ( BIOSまたはUEFI ) の両方が IOMMU I/O 仮想化機能を完全にサポートしている必要があります。仮想マシン間でさまざまなデバイス機能を再割り当てするために必要なため、機能レベル リセット(FLR) をサポートするPCIまたはPCI Expressデバイスのみがこの方法で仮想化できます。[46] [47] 割り当てられるデバイスがメッセージ シグナル割り込み(MSI) をサポートしていない場合、割り当てを可能にするには、他のデバイスと割り込みラインを共有してはなりません。 [48] PCI/ PCI-Xから PCI Express へのブリッジの背後にルーティングされる すべての従来の PCIデバイスは、一度にのみゲスト仮想マシンに割り当てることができます。PCI Express デバイスにはこのような制限はありません。
ネットワーク仮想化 (VT-c)
- インテルの「接続性のための仮想化テクノロジー」（VT-c）。[49]
PCI-SIG シングル ルート I/O 仮想化 (SR-IOV)
PCI-SIGシングルルートI/O仮想化（SR-IOV）は、PCI-SIGによって標準化されたPCI Express （PCIe）ネイティブハードウェアに基づく一般的な（x86固有ではない）I/O仮想化方式のセットを提供します。[50]
- アドレス変換サービス (ATS) は、アドレス変換を介して PCI Express 全体のネイティブ IOV をサポートします。このような変換を構成するには、新しいトランザクションのサポートが必要です。
- シングルルートIOV（SR-IOVまたはSRIOV）は、既存のシングルルート複合PCI ExpressトポロジーでネイティブIOVをサポートします。複数の仮想化された構成スペースを構成するには、新しいデバイス機能のサポートが必要です。 [51]
- マルチルート IOV (MR-IOV) は、 SR-IOV を基盤として、共通の PCI Express 階層を共有する複数のルート コンプレックスを提供することで、新しいトポロジ (ブレード サーバーなど) でネイティブ IOV をサポートします。
最も一般的なSR-IOVでは、ホストVMMがサポートされているデバイスを構成して、構成スペースの仮想「シャドウ」を作成して割り当て、仮想マシンゲストがそのような「シャドウ」デバイスリソースを直接構成してアクセスできるようにします。[52] SR-IOVを有効にすると、仮想化されたネットワークインターフェイスにゲストが直接アクセスできるようになり、[53] VMMの関与を回避して全体的なパフォーマンスが向上します。[51]たとえば、SR-IOVはNASAの仮想化データセンター[54]とAmazonパブリッククラウドでベアメタルネットワーク帯域幅の95％以上を実現します。[55] [56]
参照
参考文献
- ^ x86 仮想化のソフトウェアおよびハードウェア技術の比較、Keith Adams および Ole Agesen、VMware、ASPLOS'06 2006 年 10 月 21 ～ 25 日、米国カリフォルニア州サンノゼ、2010 年 8 月 20 日にWayback Machineにアーカイブ「驚いたことに、第 1 世代のハードウェア サポートでは、既存のソフトウェア技術に比べてパフォーマンス上の利点がほとんどないことがわかりました。この状況は、VMM/ゲストの移行コストが高く、これらの移行の頻度またはコストを管理するソフトウェアの柔軟性にほとんど余裕がない、厳格なプログラミング モデルによるものと考えられます。
- ^ 「Intel Virtualization Technology Processor Virtualization Extensions and Intel Trusted Execution Technology」(PDF) 。Intel.com。2007年。 2015年5月21日時点のオリジナルよりアーカイブ(PDF) 。 2016年12月12日閲覧。
- ^ 「USENIX Technical Program - Abstract - Security Symposium - 2000」。Usenix.org。2002 年 1 月 29 日。2010 年 6 月 10 日時点のオリジナルよりアーカイブ。2010年 5 月 2 日に取得。
- ^ abcde 「x86 仮想化のソフトウェアとハードウェアの手法の比較」(PDF)。VMware。2010年 8 月 20 日時点のオリジナルよりアーカイブ(PDF) 。2010 年9 月 8 日に取得。
- ^ ab 米国特許 6,397,242
- ^ 米国特許 6,704,925
- ^ 「仮想化: アーキテクチャ上の考慮事項およびその他の評価基準」(PDF)。VMware。2011年 2 月 6 日時点のオリジナルからアーカイブ(PDF) 。2010 年9 月 8 日に取得。
- ^ ab 米国特許 6,496,847
- ^ 「VMware とハードウェア アシスト テクノロジー」(PDF)。2011 年 7 月 17 日のオリジナルからアーカイブ(PDF) 。2010 年 9 月 8 日に取得。
- ^ 「Xen と仮想化の技術」(PDF) 。2014年 9 月 29 日時点のオリジナルよりアーカイブ(PDF) 。
- ^ 「AMD64 ロング モードでのセグメント化の廃止により VMware が機能しなくなった理由」 Pagetable.com。2006 年 11 月 9 日。2011 年 7 月 18 日にオリジナルからアーカイブ。2010年 5 月 2 日に取得。
- ^ 「VMware と CPU 仮想化テクノロジ」(PDF)。VMware。2011年 7 月 17 日のオリジナルからアーカイブ(PDF) 。2010 年 9 月 8 日に取得。
- ^ 「VMware KB: 64 ビット ゲスト オペレーティング システムのハードウェアおよびファームウェア要件」。Kb.vmware.com。2010 年 4 月 19 日にオリジナルからアーカイブ。2010年 5 月 2 日に取得。
- ^ 「x86 仮想化のためのソフトウェアおよびハードウェア技術」(PDF)。2010 年 1 月 5 日のオリジナル(PDF)からアーカイブ。2010 年 5 月 2 日に取得。
- ^ Yager, Tom (2004-11-05). 「ハードウェアの仕事をソフトウェアに任せる | ハードウェア - InfoWorld」. Images.infoworld.com. 2014-10-18 にオリジナルからアーカイブ。2014-01-08に閲覧。
- ^ "33047_SecureVirtualMachineManual_3-0.book" (PDF)。2012 年 3 月 5 日にオリジナルからアーカイブ(PDF)されました。2010 年 5 月 2 日に取得。
- ^ 「第 2 世代 AMD Opteron プロセッサと第 1 世代 AMD Opteron プロセッサの主な違いは何ですか?」amd.com。2009 年 4 月 15 日時点のオリジナルよりアーカイブ。2012 年 2 月 4 日に取得。
- ^ 「クアッドコア AMD Opteron プロセッサにはどのような仮想化拡張機能が搭載されていますか?」amd.com。2009 年 4 月 16 日時点のオリジナルよりアーカイブ。2012 年 2 月 4 日に取得。
- ^ ab プロセッサがハードウェア仮想化をサポートしているかどうかを確認するには、Wayback Machineで 2012-11-25 にアーカイブされています。Intel 2012。
- ^ 「Intel VTx と AMD SVM を有効にする方法」。サポート。QNAP Systems, Inc. 2018 年 3 月 7 日のオリジナルからアーカイブ。2020年 12 月 23 日閲覧。
- ^ INTEL (2019年10月). 「Intel® 64 および IA-32 アーキテクチャー ソフトウェア開発者マニュアル」. intel.com . Intel Corporation . 2020年1月4日閲覧。
- ^ 「Intel Virtualization Technology List」。Ark.intel.com。2010年10月27日時点のオリジナルよりアーカイブ。2010年5月2日閲覧。
- ^ 「Windows Virtual PC: BIOS の構成」。Microsoft。2010 年 9 月 6 日時点のオリジナルよりアーカイブ。2010 年 9 月 8 日閲覧。
- ^ Neiger, Gil; A. Santoni; F. Leung; D. Rodgers; R. Uhlig (2006). 「Intel Virtualization Technology: Hardware Support for Efficient Processor Virtualization」(PDF) . Intel Technology Journal . 10 (3). Intel: 167– 178. doi :10.1535/itj.1003.01. 2012-09-25 にオリジナル(PDF)からアーカイブ。2008-07-06に取得。
- ^ Gillespie, Matt (2007-11-12). 「Intel Virtualization Technology による準仮想化強化のベスト プラクティス: EPT および VT-d」。Intel Software Network。Intel。2008-12-26にオリジナルからアーカイブ。2008-07-06に取得。
- ^ 「最初はティック、次はトック: 次世代インテル マイクロアーキテクチャ (Nehalem)」(PDF) (プレス リリース)。Intel。2009年 1 月 26 日のオリジナルからアーカイブ(PDF) 。2008 年 7 月 6 日に取得。
- ^ 「テクノロジ概要: Intel マイクロアーキテクチャ Nehalem 仮想化テクノロジ」(PDF)。Intel。2009 年 3 月 25 日。2011 年 6 月 7 日にオリジナルからアーカイブ(PDF) 。2009年 11 月 3 日に取得。
- ^ [1] 「IntelはWestmereマイクロアーキテクチャとそれ以降のIntel CPUに無制限のゲストモードを追加しました。これはEPTを使用してゲストの物理アドレスアクセスをホストの物理アドレスに変換します。このモードでは、ページングを有効にしないVMEnterが許可されます。」
- ^ [2] 「「無制限ゲスト」VM実行制御が1の場合、「EPTを有効にする」VM実行制御も1である必要があります」
- ^ 「Intel VMCS シャドウイングを搭載した第 4 世代 Intel Core vPro プロセッサー」(PDF) . Intel . 2013 . 2014 年 12 月 16 日閲覧。
- ^ Intel Virtualization Technology (VT) の理解。2014 年 9 月 8 日にWayback Machineにアーカイブ。2014 年 9 月 1 日に取得。
- ^ VMCS シャドウイングの「何、どこ、なぜ」。2014 年 9 月 3 日にWayback Machineにアーカイブ。2014 年 9 月 1 日に取得。
- ^ VIA、新しいVIA Nano 3000シリーズプロセッサを発表 Archived January 22, 2013, at the Wayback Machine
- ^ 「ノートブック ソリューション: Kaixian ZX-C プロセッサ + VX11PH チップセット」(PDF)。
- ^ Wei Huang、AMD Advanced Virtual Interrupt Controller の紹介、2014-07-14 に Wayback Machineでアーカイブ、XenSummit 2012
- ^ Jörg Rödel (2012 年 8 月)。「KVM 向け次世代割り込み仮想化」(PDF)。AMD。2016年 3 月 4 日のオリジナルからアーカイブ(PDF) 。2014年 7 月 12 日閲覧。
- ^ 「[Xen-devel] [RFC PATCH 0/9] AMD SVM AVIC の導入」www.mail-archive.com。2017年2月2日時点のオリジナルよりアーカイブ。 2018年5月4日閲覧。
- ^ Jun Nakajimaa (2012-12-13). 「割り込み/APIC 仮想化の未使用機能と新機能のレビュー」(PDF)。Intel。2015-04-21にオリジナルからアーカイブ(PDF) 。2014-07-12に取得。
- ^ Khang Nguyen (2013-12-17). 「APIC 仮想化パフォーマンステストと Iozone」. software.intel.com . 2014-07-14 にオリジナルからアーカイブ。2014-07-12に取得。
- ^ 「製品概要 Intel Xeon プロセッサー E5-4600 v2 製品ファミリー」(PDF)。Intel。2014 年 3 月 14 日。2014年 7 月 14 日のオリジナルからアーカイブ(PDF) 。2014年 7 月 12 日閲覧。
- ^ 「Intel プラットフォーム ハードウェアによる I/O 仮想化のサポート」。Intel.com。2006 年 8 月 10 日。2007 年 1 月 20 日時点のオリジナルよりアーカイブ。2012年 2 月 4 日に取得。
- ^ 「Linux 仮想化と PCI パススルー」。IBM。2009 年 11 月 1 日時点のオリジナルよりアーカイブ。2010年11 月 10 日閲覧。
- ^ 「AMD I/O 仮想化テクノロジー (IOMMU) 仕様リビジョン 1.26」(PDF)。2011 年 1 月 24 日のオリジナルからアーカイブ(PDF) 。2011年 5 月 24 日取得。
- ^ 「Intel Virtualization Technology for Directed I/O (VT-d) Architecture Specifications」。2013 年 4 月 3 日時点のオリジナルよりアーカイブ。2012年 2 月 4 日に閲覧。
- ^ 「Intel Virtualization Technology for Directed I/O (VT-d) 対応 CPU リスト」 Ark.intel.com。2010 年 10 月 27 日時点のオリジナルよりアーカイブ。2012年 2 月 4 日閲覧。
- ^ 「PCI-SIG エンジニアリング変更通知: 機能レベル リセット (FLR)」(PDF)。pcisig.com 。2006年 6 月 27 日。2016年 3 月 4 日にオリジナルからアーカイブ(PDF) 。2014年 1 月 10 日に取得。
- ^ 「Xen VT-d」xen.org 2013-06-06. 2014-02-09 にオリジナルからアーカイブ。2014-01-10に取得。
- ^ 「KVM で VT-d を使用してデバイスを割り当てる方法」。linux -kvm.org。2014 年 4 月 23 日。2015 年 3 月 10 日にオリジナルからアーカイブ。2015年 3 月 5 日に取得。
- ^ 「Intel Virtualization Technology for Connectivity (VT-c)」(PDF)。Intel.com。2016年 2 月 22 日時点のオリジナルよりアーカイブ(PDF) 。2018 年 2 月 14 日閲覧。
- ^ 「PCI-SIG I/O 仮想化 (IOV) 仕様」。Pcisig.com。2011 年 3 月 31 日。2012 年 1 月 15 日時点のオリジナルよりアーカイブ。2012年 2 月 4 日に取得。
- ^ ab 「Intel Look Inside: Intel Ethernet」(PDF)。Intel 。2014年11月27日。p. 104。 2016年3月4日時点のオリジナル(PDF)からアーカイブ。 2015年3月26日閲覧。
- ^ Yaozu Dong、 Zhao Yu、Greg Rose (2008)。「Xen の SR-IOV ネットワーキング: アーキテクチャ、設計、実装」。usenix.org。USENIX。2014年 1 月9日のオリジナルからアーカイブ。2014 年 1 月 10 日取得。
- ^ Patrick Kutch、Brian Johnson、Greg Rose (2011 年 9 月)。「SR-IOV テクノロジを使用した Intelフレキシブル ポート パーティショニングの紹介」(PDF)。Intel。2015年 8 月 7 日時点のオリジナル(PDF)からアーカイブ。2015 年9 月 24 日閲覧。
- ^ 「 NASA の柔軟なクラウド ファブリック: クラスター アプリケーションをクラウドに移行する」(PDF)。Intel。2012年 12 月 22 日のオリジナル(PDF)からアーカイブ。2014年 1 月 8 日に取得。
- ^ 「AWS クラウドの拡張ネットワーク」。Scalable Logic。2013 年 12 月 31 日。2014 年 1 月 9 日にオリジナルからアーカイブ。2014年 1 月 8 日に取得。
- ^ 「AWS クラウドでの拡張ネットワーク - パート 2」。Scalable Logic。2013 年 12 月 31 日。2014 年 1 月 10 日時点のオリジナルよりアーカイブ。2014 年1 月 8 日に取得。
外部リンク
- Intel 仮想化テクノロジーについて知っておくべきことすべて 2022 年 5 月 10 日に ghostarchive.org にアーカイブされました
- サンフランシスコ大学における Intel EM64T および VT 拡張に関する特別コース (2007)
- VT-x VMM の作成に関する 2 日間のオープン ソースおよびオープン アクセス クラス