Loading article…
相変化メモリ（ PCM、PCME、PRAM、PCRAM、OUM（オボニック統合メモリ）、C-RAMまたはCRAM（カルコゲニドRAM ）とも呼ばれる）は、不揮発性ランダムアクセスメモリの一種です。PRAMは、カルコゲニドガラスのユニークな動作を利用します。PCMでは、一般的に窒化チタンでできた加熱素子に電流を流すことで発生する熱を利用して、ガラスを急速に加熱して急冷し、アモルファスにするか、結晶化温度範囲内でしばらく保持して結晶状態に変えます。[1] PCMは、多数の異なる中間状態を実現する機能も備えているため、 1つのセルに複数のビットを保持できますが、 [2]この方法でセルをプログラミングする難しさから、同じ機能を持つ他の技術（最も有名なのはフラッシュメモリ）ではこれらの機能が実装されていません。
PCM に関する最近の研究は、相変化材料 Ge 2 Sb 2 Te 5 (GST)に代わる実用的な材料を見つけようとする試みに向けられており、成功と失敗が混在しています。他の研究では、レーザーパルスでゲルマニウム原子の配位状態を変更することで非熱相変化を実現するGe Te – Sb 2 Te 3 超格子の開発に焦点を当てています。この新しい界面相変化メモリ (IPCM) は多くの成功を収めており、引き続き活発な研究が行われています。[3]
レオン・チュアは、 PCMを含むすべての2端子不揮発性メモリデバイスはメモリスタとみなされるべきだと主張している。[4] HPラボのスタン・ウィリアムズも、PCMはメモリスタとみなされるべきだと主張している。[5]しかし、この用語には異論があり、物理的に実現可能なデバイスにメモリスタ理論を適用できるかどうかは疑問視されている。[6] [7]
背景
1960年代、エネルギー変換デバイスのスタンフォード・R・オブシンスキーは、潜在的なメモリ技術としてカルコゲナイドガラスの特性を初めて研究しました。1969年、チャールズ・シーはアイオワ州立大学で、カルコゲナイドフィルムとダイオードアレイを統合することによる相変化メモリデバイスの実現可能性を説明および実証した博士論文を発表しました。[8] [9] 1970年の映画研究により、カルコゲナイドガラスの相変化メモリのメカニズムには、電界誘起結晶フィラメントの成長が関与していることが立証されました。[10] [11] 1970年9月のエレクトロニクス誌で、インテルの共同創設者であるゴードン・ムーアがこの技術に関する記事を発表しました。[12]しかし、材料の品質と消費電力の問題により、この技術の商業化は妨げられました。最近では、フラッシュメモリとDRAMメモリ技術は、チップリソグラフィーの縮小に伴いスケーリングの困難に直面すると予想されるため、関心と研究が再開されています。[13]
カルコゲニドガラスの結晶状態と非晶質状態は、電気抵抗値が大きく異なります。非晶質の高抵抗状態はバイナリ0 を表し、結晶の低抵抗状態は 1 を表します。[要出典]カルコゲニドは、再書き込み可能な光メディア( CD-RWやDVD-RWなど) で使用されるのと同じ素材です。これらの場合、カルコゲニドの屈折率も素材の状態によって変化するため、素材の電気抵抗ではなく光学特性が操作されます。
PRAM はまだ民生用電子機器向けの商品化段階には達していないが、ほぼすべてのプロトタイプ機器は、GeSbTe (GST)と呼ばれるゲルマニウム(Ge)、アンチモン(Sb)、テルル(Te)のカルコゲニド合金を使用している。GST の化学量論、つまり Ge:Sb:Te 元素比は 2:2:5 である。GST を高温 (600 °C 以上) に加熱すると、カルコゲニドの結晶性が失われる。冷却されると、非晶質ガラスのような状態[14]に凍結し、電気抵抗が高くなります。カルコゲニドを結晶化点以上、融点未満の温度に加熱すると、抵抗がはるかに低い結晶状態に変化します。この相転移が完了するまでの時間は温度に依存します。カルコゲニドの温度が低い部分は結晶化に時間がかかり、過熱した部分は再溶融する場合があります。結晶化の時間スケールは、一般的に100 ナノ秒程度が使用されています。[15]これは、スイッチング時間が2ナノ秒程度の現代のDRAMなどの従来の揮発性メモリデバイスよりも長いです。しかし、2006年1月のサムスン電子の特許出願では、PRAMが5ナノ秒という高速スイッチング時間を実現できる可能性があることが示されています。
2008年にインテルとSTマイクロエレクトロニクスが先駆けて開発した技術により、物質の状態をより厳密に制御できるようになり、従来の非晶質または結晶状態に加えて、2つの新しい部分結晶状態の4つの異なる状態のいずれかに変換できるようになりました。これらの状態はそれぞれ異なる電気的特性を持っており、読み取り時に測定できるため、1つのセルで2ビットを表すことができ、メモリ密度が2倍になります。[16]
アルミニウム/アンチモン
ゲルマニウム、アンチモン、テルルをベースとした相変化メモリデバイスは、カルコゲンによる材料のエッチングや研磨により材料の組成が変化する可能性があるため、製造上の課題があります。アルミニウムとアンチモンをベースとした材料は、 GeSbTeよりも熱的に安定しています。Al 50 Sb 50には3つの異なる抵抗レベルがあり、2つのセルではなく2つのセルに3ビットのデータを保存できる可能性があります（セルのペアには9つの状態が可能で、そのうち8つの状態を使用するとlog 2 8 = 3ビットになります）。[17] [18]
PRAM とフラッシュ
PRAMのスイッチング時間と固有のスケーラビリティ[19]は、フラッシュメモリよりも魅力的です。PRAMの温度に対する敏感さはおそらく最も顕著な欠点であり、この技術を取り入れるメーカーの製造プロセスの変更が必要になる可能性があります。
フラッシュ メモリは、 MOS トランジスタのゲート内に蓄積された電荷 (電子)を調整することで機能します。ゲートは、電荷をトラップするように設計された特別な「スタック」で構成されています (フローティング ゲート上または絶縁体「トラップ」内)。ゲート内に電荷が存在すると、トランジスタのしきい値電圧が上下にシフトし、セルのビット状態が 1 から 0 または 0 から 1 に変化します。ビット状態を変更するには、蓄積された電荷を除去する必要があり、フローティング ゲートから電子を「吸い取る」ために比較的大きな電圧が必要になります。この電圧のバーストはチャージ ポンプによって供給されますが、電力を蓄積するにはある程度の時間がかかります。一般的なフラッシュ デバイスの一般的な書き込み時間は、約 100 μs (データ ブロックの場合)で、たとえばSRAMの一般的な読み取り時間10 ns (バイトの場合) の約 10,000 倍です。[要出典]
PRAM は、メモリ要素をより速く切り替えることができるため、また、最初にセルのブロック全体を消去する必要なく、単一のビットを 1 または 0 に変更できるため、高速書き込みが重要なアプリケーションで非常に高いパフォーマンスを提供できます。従来のハード ドライブよりも数千倍高速な PRAM の高性能は、現在メモリ アクセスのタイミングによってパフォーマンスが制限されている 不揮発性メモリの役割において特に興味深いものです。
さらに、フラッシュでは、セル全体の電圧が急激に上昇するたびに劣化が起こります。セルのサイズが小さくなると、デバイスをプログラムするために必要な電圧がリソグラフィーに追いつかないため、プログラミングによる損傷が悪化します。現在、ほとんどのフラッシュ デバイスは、セクターあたり 5,000 回の書き込みしか許容されておらず、多くのフラッシュ コントローラは、書き込みを多くの物理セクターに分散するためにウェア レベリングを実行します。
PRAMデバイスもフラッシュとは異なる理由で使用とともに劣化しますが、劣化の速度ははるかに遅いです。PRAMデバイスは約1億回の書き込みサイクルに耐えることができます。[20] PRAMの寿命は、プログラミング中のGSTの 熱膨張による劣化、金属（およびその他の材料）の移動、およびまだ不明なその他のメカニズムなどのメカニズムによって制限されます。
フラッシュ部品は、ボードにはんだ付けする前にプログラムすることも、プログラム済みのものを購入することもできます。ただし、デバイスをボードにはんだ付けするには高温が必要なため、PRAM の内容は失われます (リフローはんだ付けまたはウェーブはんだ付けを参照)。鉛フリー製造の要件により、はんだ付け温度が高くなり、状況はさらに悪化しました。PRAM 部品を使用するメーカーは、はんだ付け後に PRAM を「システム内」でプログラムするメカニズムを提供する必要があります。
フラッシュメモリで使用される特殊なゲートは、時間の経過とともに電荷（電子）を「漏らし」、データの破損や損失を引き起こします。PRAMのメモリ要素の抵抗率はより安定しており、通常の動作温度である85℃では、300年間データを保持すると予測されています。[21]
ゲートに蓄えられる電荷量を注意深く調整することで、フラッシュ デバイスは各物理セルに複数 (通常は 2 ビット) のビットを蓄えることができます。これにより、実質的にメモリ密度が2 倍になり、コストが削減されます。PRAM デバイスは当初、各セルに 1 ビットしか蓄えられませんでしたが、Intelの最近の進歩により、この問題は解消されました。[要出典]
フラッシュ デバイスは電子を捕捉して情報を保存しているため、放射線によるデータ破損の影響を受けやすく、多くの宇宙および軍事用途には適していません。PRAM は放射線に対してより高い耐性を示します。
PRAM セル セレクタでは、ダイオード、BJT、MOSFET など、さまざまなデバイスを使用できます。ダイオードまたは BJT を使用すると、特定のセル サイズで最大の電流が得られます。ただし、ダイオードを使用する場合は、隣接セルへの寄生電流と、より高い電圧要件が原因で消費電力が大きくなるという懸念があります。カルコゲニド抵抗は必然的にダイオードよりも大きいため、ダイオードからの適切な順方向バイアス電流を保証するには、動作電圧が 1 V を大幅に上回る必要があります。ダイオード選択アレイ (特に大規模アレイの場合) を使用することによるおそらく最も深刻な結果は、選択されていないビット ラインからの合計逆バイアスリーク電流です。トランジスタ選択アレイでは、選択されたビット ラインのみが逆バイアス リーク電流に寄与します。リーク電流の差は数桁になります。40 nm 未満のスケーリングに関するさらなる懸念は、 pn 接合幅の縮小に伴う個別ドーパントの影響です。薄膜ベースのセレクタは、メモリ層を水平または垂直に積み重ねることで、< 4 F 2セル領域を利用して高密度化を可能にします。セレクタのオン/オフ比が十分でない場合、分離能力はトランジスタの使用よりも劣ることが多く、このアーキテクチャで非常に大きなアレイを操作する能力が制限されます。カルコゲナイドベースのしきい値スイッチは、高密度PCMアレイの実行可能なセレクタとして実証されています[22]
2000年以降
2004 年 8 月、Nanochip 社はMEMS (微小電気機械システム) プローブ ストレージ デバイスで使用するための PRAM テクノロジのライセンスを取得しました。これらのデバイスはソリッド ステートではありません。代わりに、カルコゲニドでコーティングされた非常に小さなプラッタが、カルコゲニドを読み書きできる数千または数百万の電気プローブの下に引きずられます。Hewlett -Packard社のマイクロ ムーバ テクノロジでは、プラッタを 3 nmの精度で配置できるため、テクノロジが完成すれば 1 平方インチあたり 1 Tbit (125 GB )を超える密度が可能になります。基本的な考え方は、オンチップで必要な配線の量を減らすことです。すべてのセルに配線するのではなく、セルをより近くに配置して、ワイヤのように機能する MEMS プローブを通過する電流によって読み取ります。このアプローチは、IBMのMillipedeテクノロジに似ています。
サムスン 46.7 nm セル
2006年9月、サムスンはダイオードスイッチを使用した512Mb（64MB）のプロトタイプデバイスを発表しました。 [ 23 ]この発表は驚きであり、特にそのかなり高いメモリ密度が注目されました。プロトタイプのセルサイズはわずか46.7nmで、当時市販されていたフラッシュデバイスよりも小さかったです。より大容量のフラッシュデバイスは利用可能でしたが（64Gb 、つまり8GB がちょうど市場に登場した頃でした）、フラッシュの代替として競合する他の技術は一般に低密度（より大きなセルサイズ）を提供していました。たとえば、量産されているMRAMとFeRAMデバイスはわずか4Mbです。サムスンのプロトタイプPRAMデバイスの高密度は、それがフラッシュの有望な競合製品になる可能性があり、他のデバイスのようにニッチな役割に限定されるわけではないことを示唆していました。PRAMは、デバイス容量がNANDフラッシュデバイスよりも遅れていることが多いNORフラッシュの潜在的な代替品として特に魅力的に見えました。NOR フラッシュは、Samsung の PRAM プロトタイプと同様の密度を提供し、すでにビット アドレス指定機能を提供しています (メモリが一度に多数のバイトのバンクでアクセスされる NAND とは異なります)。
インテルのPRAMデバイス
サムスンの発表に続いてインテルとSTマイクロエレクトロニクスも発表し、 10月に開催された2006年インテル開発者フォーラムで独自のPRAMデバイスのデモを行った。 [24]両社はイタリアのアグラーテにあるSTマイクロエレクトロニクスの研究施設で製造が開始された128Mbの部品を披露した。インテルは、このデバイスはあくまで概念実証であると述べた。
BAEデバイス
PRAM は、放射線の影響によりフラッシュなどの標準的な不揮発性メモリの使用が不可能な軍事および航空宇宙産業でも有望な技術です。 PRAM デバイスはBAE Systemsによって導入され、C-RAM と呼ばれ、優れた放射線耐性 ( rad-hard ) とラッチアップ耐性を主張しています。 さらに、BAE は 10 8回の書き込みサイクル耐久性を主張しており、宇宙システムでPROMやEEPROM を置き換える候補となるでしょう。
マルチレベルセル
2008 年 2 月、インテルと ST マイクロエレクトロニクスは、初のマルチレベル ( MLC ) PRAM アレイ プロトタイプを発表しました。このプロトタイプは、各物理セルに 2 つの論理ビットを格納し、実質的に 128 Mb の物理アレイに 256 Mb のメモリが格納されました。これは、通常の 2 つの状態 (完全アモルファスと完全結晶) の代わりに、追加の 2 つの異なる中間状態が異なる程度の部分結晶化を表すことを意味し、同じ物理領域に 2 倍のビットを格納できます。[16] 2011 年 6 月、[25] IBM は、高性能で安定性に優れた、安定した信頼性の高いマルチビット相変化メモリを開発したと発表しました。SK Hynix は、マルチレベル PRAM テクノロジの開発に関して IBM と共同開発契約およびテクノロジ ライセンス契約を結んでいました。[26]
インテルの90nmデバイス
また、2008年2月には、インテルとSTマイクロエレクトロニクスが初のPRAM製品の試作品サンプルを顧客に出荷した。90nm、128Mb（16MB）の製品はAlverstoneと呼ばれた。[27]
2009年6月、サムスンとNumonyx BVはPRAM市場に合わせたハードウェア製品の開発で協力すると発表した。[28]
2010年4月、[29] Numonyxは128MビットNOR互換相変化メモリのOmneoシリーズを発表しました。サムスンは、2010年秋までに携帯電話で使用するために、マルチチップパッケージ（MCP）の512Mビット相変化RAM（PRAM）を出荷すると発表した。
ST 28 nm、16 MBアレイ
2018年12月、STマイクロエレクトロニクスは、28nm完全空乏型シリコンオンインシュレータ自動車制御ユニット用の16MB ePCMアレイの設計と性能データを発表しました。[30]
インメモリコンピューティング
最近では、PCMのインメモリコンピューティングへの応用に大きな関心が集まっています。[31]基本的な考え方は、PCMのアナログストレージ機能とキルヒホッフの回路法則を利用して、行列ベクトル乗算などの計算タスクをメモリアレイ自体で実行することです。PCMベースのインメモリコンピューティングは、非常に高い計算精度を必要としないディープラーニング推論などのアプリケーションにとって興味深いものになる可能性があります。 [32] 2021年、IBMは14nm CMOSテクノロジーノードに統合されたマルチレベルPCMに基づく本格的なインメモリコンピューティングコアを発表しました。[33]
課題
相変化メモリの最大の課題は、高いプログラミング電流密度（一般的なトランジスタやダイオードの10 5 ...10 6 A/cm 2と比較して、 > 10 7 A /cm 2）の要件でした。[要出典] 高温の相変化領域と隣接する誘電体との接触は、もう 1 つの基本的な懸念事項です。誘電体は、高温で電流が漏れ始めるか、相変化材料とは異なる速度で膨張すると 接着力が失われる可能性があります。
相変化メモリは、意図しない相変化と意図的な相変化の根本的なトレードオフの影響を受けやすいです。これは主に、相変化が電子プロセスではなく熱駆動プロセスであるという事実に起因します。高速結晶化を可能にする熱条件は、スタンバイ条件 (室温など) とあまり似てはなりません。そうでないと、データ保持を維持できません。結晶化の適切な活性化エネルギーがあれば、プログラミング条件で高速結晶化を実現しながら、通常条件では非常に低速の結晶化を実現できます。
おそらく相変化メモリの最大の課題は、長期抵抗と閾値電圧ドリフトです。[34]アモルファス状態の抵抗は、べき乗法則（約t 0.1 ）に従ってゆっくりと増加します。これにより、低い中間状態が後で高い中間状態と混同されるため、マルチレベル操作の能力が大幅に制限され、閾値電圧が設計値を超えて増加すると、標準的な2状態操作が危険にさらされる可能性もあります。
2010 年 4 月、Numonyx はパラレルおよびシリアル インターフェイスの 128 Mb NOR フラッシュ代替PRAM チップである Omneo ラインをリリースしました。置き換えを意図した NOR フラッシュ チップは -40 ～ 85 °C の範囲で動作しましたが、PRAM チップは 0 ～ 70 °C の範囲で動作し、NOR フラッシュに比べて動作ウィンドウが狭いことを示しています。これは、プログラミングに必要な高電流を供給するために、温度に非常に敏感なp-n 接合を使用しているためと考えられます。
タイムライン
- 1955年1月：コロミエツとゴルノバがカルコゲニドガラスの半導体特性を明らかにした。[35] [36]
- 1966年9月：スタンフォード・オブシンスキーが相変化技術に関する最初の特許を申請
- 1969年1月：チャールズ・H・シーがアイオワ州立大学でカルコゲナイド相変化メモリデバイスに関する論文を発表した。
- 1969年6月：米国特許3,448,302（Shanefield）がOvshinskyにライセンス供与され、PRAMデバイスの最初の信頼性の高い動作が主張される。
- 1970年9月：ゴードン・ムーアがエレクトロニクス誌に研究論文を発表
- 1999年6月：PRAM技術の商業化を目的としたOvonyx合弁会社が設立される
- 1999年11月：ロッキード・マーティンは宇宙用途のPRAMに関してオボニクスと提携
- 2000年2月：インテルがOvonyxに投資し、技術のライセンスを取得
- 2000年12月：STマイクロエレクトロニクスがOvonyxからPRAM技術のライセンスを取得
- 2002年3月：マクロニクスがトランジスタレスPRAMの特許を申請
- 2003年7月：サムスンがPRAM技術の開発を開始
- 2003年から2005年：東芝、日立、マクロニクス、ルネサス、エルピーダ、ソニー、松下、三菱、インフィニオンなどによるPRAM関連の特許出願
- 2004年8月：ナノチップはMEMSプローブストレージに使用するためにOvonyxからPRAM技術のライセンスを取得
- 2004年8月：サムスンが64MビットPRAMアレイの成功を発表
- 2005年2月：エルピーダがOvonyxからPRAM技術のライセンスを取得
- 2005年9月：サムスンが256MビットPRAMアレイの成功を発表、400μAのプログラミング電流を誇示
- 2005年10月：インテルがOvonyxへの投資を増加
- 2005年12月、日立とルネサスが100μAのプログラミング電流を備えた1.5V PRAMを発表
- 2005年12月：サムスンがOvonyxからPRAM技術のライセンスを取得
- 2006年7月：BAE Systemsが初の商用PRAMチップの販売を開始
- 2006年9月：サムスンが512MビットPRAMデバイスを発表
- 2006年10月：インテルとSTマイクロエレクトロニクスが128メガビットPRAMチップを発表
- 2006年12月：IBM研究所が3×20ナノメートルのプロトタイプを実証[37]
- 2007年1月：QimondaがOvonyxからPRAM技術のライセンスを取得
- 2007年4月：インテルの最高技術責任者ジャスティン・ラトナーが同社のPRAM（相変化RAM）技術の初公開デモを行う予定[38]
- 2007年10月：HynixはOvonyxの技術のライセンスを受けてPRAMの開発を開始
- 2008年2月：インテルとSTマイクロエレクトロニクスが4ステートMLC PRAM [16]を発表し、顧客へのサンプル出荷を開始。[27]
- 2008 年 12 月: Numonyx は、選ばれた顧客向けに 128 Mbit PRAM デバイスの大量生産を発表しました。
- 2009年6月：サムスンの相変化メモリが6月から量産開始予定[39]
- 2009年9月：サムスンが512MビットPRAMデバイスの量産開始を発表[40]
- 2009年10月：インテルとNumonyxは、相変化メモリアレイを1つのダイに積み重ねる方法を発見したことを発表した[41]
- 2009年12月：Numonyxが1Gb 45nm製品を発表[42]
- 2010年4月：NumonyxはOmneo PRAMシリーズ（P8PとP5Q）を90nmでリリースしました。[43]
- 2010年4月：サムスンが65nmプロセスでマルチチップパッケージの512MビットPRAMをリリース。[44]
- 2011年2月：サムスンが58nm 1.8V 1Gb PRAMを発表。[45]
- 2012年2月：サムスンが20nm 1.8V 8Gb PRAMを発表[46]
- 2012年7月：マイクロン社がモバイル機器向け相変化メモリの提供を発表 - 量産される初のPRAMソリューション[47]
- 2014年1月：マイクロンはすべてのPCM部品を市場から撤退しました。[48]
- 2014年5月：IBMはPCM、従来のNAND、DRAMを単一のコントローラに統合することを実証した[49]
- 2014年8月：ウエスタンデジタルは300万I/Oと1.5マイクロ秒のレイテンシを備えたプロトタイプPCMストレージを実証した[50]
- 2015 年 7 月: Intel と Micron は、メモリセルのストレージ部分に相変化合金を使用する3D Xpointメモリを発表しました。
参照
- 強誘電体RAM (FRAM)
- 磁気抵抗ランダムアクセスメモリ(MRAM)
- 読み取り専用メモリ(RMM)
参考文献
- ^ Le Gallo, Manuel; Sebastian, Abu (2020-03-30). 「相変化メモリデバイスの物理学の概要」. Journal of Physics D: Applied Physics . 53 (21): 213002. Bibcode :2020JPhD...53u3002L. doi : 10.1088/1361-6463/ab7794 . ISSN 0022-3727. S2CID 213023359.
- ^ Burr, Geoffrey W.; BrightSky, Matthew J.; Sebastian, Abu; Cheng, Huai-Yu; Wu, Jau-Yi; Kim, Sangbum; Sosa, Norma E.; Papandreou, Nikolaos; Lung, Hsiang-Lan; Pozidis, Haralampos; Eleftheriou, Evangelos (2016 年 6 月)。「相変化メモリ技術の最近の進歩」。IEEE Journal on Emerging and Selected Topics in Circuits and Systems。6 (2): 146–162。Bibcode : 2016IJEST...6..146B。doi : 10.1109 /JETCAS.2016.2547718。ISSN 2156-3357。S2CID 26729693 。
- ^ Simpson, RE; P. Fons; AV Kolobov; T. Fukaya; et al. (2011 年 7 月). 「界面相変化メモリ」. Nature Nanotechnology . 6 (8): 501–5. Bibcode :2011NatNa...6..501S. doi :10.1038/nnano.2011.96. PMID 21725305. S2CID 6684244.
- ^ Chua, LO (2011)、「抵抗スイッチングメモリはメモリスタである」、応用物理学A、102 (4): 765–783、Bibcode :2011ApPhA.102..765C、doi : 10.1007/s00339-011-6264-9
- ^ Mellor, Chris (2011 年 10 月 10 日)、「HP と Hynix が 2013 年までにメモリスタ製品を生産へ」、The Register 、 2012 年 3 月 7 日閲覧
- ^ Meuffels, P.; Soni, R. (2012). 「メモリスタの実現における基本的な問題と課題」. arXiv : 1207.7319 [cond-mat.mes-hall].
- ^ ディ・ヴェントラ、マッシミリアーノ;パーシン、ユーリー V. (2013)。 「メムリスティブ、メム容量性、およびメミンダクティブシステムの物理的性質について」。ナノテクノロジー。24 (25): 255201.arXiv : 1302.7063。Bibcode :2013Nanot..24y5201D。CiteSeerX 10.1.1.745.8657。土井：10.1088/0957-4484/24/25/255201。PMID 23708238。S2CID 14892809 。
- ^ Sie, CH (1969).アモルファス As-Te-Ge膜の双安定抵抗を用いたメモリセル。Retrospective Theses and Dissertations (PhD). アイオワ州立大学。3604 https://lib.dr.iastate.edu/rtd/3604.
- ^ Pohm, A.; Sie, C.; Uttecht, R.; Kao, V.; Agrawal, O. (1970). 「カルコゲニドガラス双安定抵抗（オボニック）メモリ」. IEEE Transactions on Magnetics . 6 (3): 592. Bibcode :1970ITM.....6..592P. doi :10.1109/TMAG.1970.1066920.
- ^ 「As-Te-Ge半導体における電界誘起フィラメント形成」CH Sie、R. Uttecht、H. Stevenson、JD Griener、K. Raghavan、Journal of Non-Crystalline Solids、2、358–370、1970年
- ^ 「相変化メモリのメカニズムに関する映画的研究」。YouTube。2012年6月21日。2021年12月21日時点のオリジナルよりアーカイブ。2013年9月17日閲覧。
- ^ Moore, Gordon E.; Neale, RG; Nelson, DL (1970年9月28日). 「不揮発性で再プログラム可能な、読み取り専用メモリの登場」(PDF)。Electronics : 56–60。 2022年7月7日時点のオリジナル(PDF)からアーカイブ。2022年4月22日閲覧。
- ^ 「NAND フラッシュメモリは消滅しつつある技術か?」 Techworld . 2010 年 2 月 4 日閲覧。
- ^ Caravati, Sebastiano; Bernasconi, Marco; Kühne, Thomas D.; Krack, Matthias; Parrinello, Michele (2007). 「アモルファス相変化材料における四面体状および八面体状サイトの共存」. Applied Physics Letters . 91 (17): 171906. arXiv : 0708.1302 . Bibcode :2007ApPhL..91q1906C. doi :10.1063/1.2801626. S2CID 119628572.
- ^ Horii, H.; et al. (2003). 「相変化 RAM 用の N ドープ GeSbTe 膜を使用した新しいセル技術」。2003 VLSI 技術シンポジウム。技術論文ダイジェスト。pp. 177–8。doi : 10.1109 / VLSIT.2003.1221143。ISBN 4-89114-033-X. S2CID 40051862. 03CH37407.
- ^ abc Greene, Kate (2008 年 2 月 4 日)。「メモリのブレークスルー」。テクノロジーレビュー。
- ^ 「相変化メモリはフラッシュメモリに取って代わるだろうか?」 KurzweilAI . 2013年9月17日閲覧。
- ^ Zhou, X.; Wu, L.; Song, Z.; Rao, F.; Ren, K.; Peng, C.; Song, S.; Liu, B.; Xu, L.; Feng, S. (2013). 「相変化メモリ用途向けAl-Sb相変化材料の相転移特性」.応用物理学論文集. 103 (7): 072114.書誌コード:2013ApPhL.103g2114Z. doi :10.1063/1.4818662.
- ^ Simpson, RE (2010). 「Ge 2 Sb 2 Te 5の相変化の究極限界に向けて」。Nano Letters . 10 (2): 414–9. Bibcode :2010NanoL..10..414S. doi :10.1021/nl902777z. PMID 20041706. S2CID 9585187.
- ^ 「Intel、今年中に相変化メモリのサンプルを出荷へ」。2007年3月23日時点のオリジナルよりアーカイブ。2007年6月30日閲覧。
- ^ Pirovano, A.; Redaelli, A.; Pellizzer, F.; Ottogalli, F.; Tosi, M.; Ielmini, D.; Lacaita, AL; Bez, R. (2004). 「相変化不揮発性メモリの信頼性研究」. IEEE Transactions on Device and Materials Reliability . 4 (3): 422–7. doi :10.1109/TDMR.2004.836724. S2CID 22178768.
- ^ Karpov, IV; Kencke, D.; Kau, D.; Tang, S.; Spadini, G. (2010). 「カルコゲニドセレクター付き相変化メモリ (PCMS): 特性挙動、物理モデル、および主要な材料特性」。シンポジウム G – 不揮発性メモリの材料と物理学 II。MRS Proceedings。第 1250 巻。ケンブリッジ大学出版局。pp. G14-01–H07-01。doi :10.1557/PROC-1250-G14-01-H07-01。
- ^ サムスンが次世代の不揮発性メモリ PRAM を発表
- ^ 「Intel がフラッシュの代替品の可能性をプレビュー」。2012 年 6 月 29 日時点のオリジナルよりアーカイブ。
- ^ 「IBM、フラッシュより100倍高速な「瞬時」メモリを開発」Engadget。2011年6月30日。 2011年6月30日閲覧。
- ^ 「SK hynixとIBMがPCRAMの共同開発契約を締結」SK hynix Newsroom . 2022年2月5日閲覧。
- ^ ab 「Intel、STMicroelectronics、業界初の相変化メモリのプロトタイプを発表」。Numonyx。2008年2月6日。2008年6月9日時点のオリジナルよりアーカイブ。2008年8月15日閲覧。
- ^ 「Samsung Electronics と Numonyx が相変化メモリで提携」Samsung. 2009-06-23.
- ^ 「Samsung、相変化メモリ搭載のMCPを出荷へ」EE Times. 2010年4月28日. 2010年5月3日閲覧。
- ^ 「相変化メモリ（PCM） - テクノロジー、利点、アプリケーション - STMicroelectronics」www.st.com 。 2022年7月8日閲覧。
- ^ Burr, Geoffrey W.; Shelby, Robert M.; Sidler, Severin; di Nolfo, Carmelo; Jang, Junwoo; Boybat, Irem; Shenoy, Rohit S.; Narayanan, Pritish; Virwani, Kumar; Giacometti, Emanuele U.; Kurdi, Bulent N. (2015 年 11 月)。「シナプス重み要素として相変化メモリを使用した大規模ニューラル ネットワーク (165,000 シナプス) の実験的デモンストレーションと耐性」。IEEE Transactions on Electron Devices。62 ( 11): 3498–3507。Bibcode :2015ITED...62.3498B。doi : 10.1109/TED.2015.2439635。ISSN 0018-9383. S2CID 5243635.
- ^ Sebastian, Abu; Le Gallo, Manuel; Khaddam-Aljameh, Riduan; Eleftheriou, Evangelos (2020 年 7 月). 「メモリデバイスとインメモリコンピューティング向けアプリケーション」. Nature Nanotechnology . 15 (7): 529–544. Bibcode :2020NatNa..15..529S. doi :10.1038/s41565-020-0655-z. ISSN 1748-3395. PMID 32231270. S2CID 214704544.
- ^ カダム・アルジャメ、リドゥアン;スタニサヴリェヴィッチ、ミロス島。マス、ジョルディ・フォルント。カルナラトネ、ギーサン。ブレンドリ、マティアス;劉、馮。シン、アビラージ。ミュラー、シルビア・M.エッガー、ウルス。ペトロプロス、アナスタシオス。アントナコプロス、セオドア (2022)。 「エルメス コア – 300 ps/LSB 線形化 CCO ベース ADC を使用した 14 nm CMOS インメモリ コンピューティング コア上の 1.59 TOPS/mm² PCM」。IEEE ソリッドステート回路ジャーナル。57 (4): 1027–1038。Bibcode :2022IJSSC..57.1027K。doi : 10.1109/JSSC.2022.3140414 . ISSN 1558-173X. S2CID 246417395.
- ^ Karpov, IV; Mitra, M.; Kau, D.; Spadini, G.; Kryukov, YA; Karpov, VG (2007). 「カルコゲニド相変化メモリにおけるパラメータの基本ドリフト」J. Appl. Phys . 102 (12): 124503–124503–6. Bibcode :2007JAP...102l4503K. doi :10.1063/1.2825650.
- ^ Kolomiets, BT (1964). 「ガラス質半導体 (I)」. Physica Status Solidi B. 7 ( 2): 359–372. Bibcode :1964PSSBR...7..359K. doi :10.1002/pssb.19640070202. S2CID 222432031.
- ^ Kolomiets, BT (1964). 「ガラス質半導体 (II)」. Physica Status Solidi B. 7 ( 3): 713–731. Bibcode :1964PSSBR...7..713K. doi :10.1002/pssb.19640070302.
- ^ 「フェーズチェンジがフラッシュに代わる?」。2007年9月27日時点のオリジナルよりアーカイブ。
- ^ 「IT ニュース、キャリア、ビジネス テクノロジー、レビュー」。Computerworld。
- ^ Engadget サムスンPRAMチップが量産開始
- ^ 「サムスンが相変化メモリを生産に移行」。[永久リンク切れ]
- ^ 「Intel と Numonyx がスタック型クロスポイント相変化メモリ技術で研究のマイルストーンを達成」www.intel.com。
- ^ Numonyx が主要テクノロジー業界カンファレンスで相変化メモリの研究成果を発表
- ^ 「Numonyx Memory Solutions - Numonyx が新しい相変化メモリデバイスを発表」。2010 年 4 月 25 日。2010 年 4 月 25 日時点のオリジナルよりアーカイブ。
- ^ 「ページが見つかりません - SAMSUNG」。Samsung Electronics America。2010年8月21日時点のオリジナルよりアーカイブ。
{{cite web}}:引用は一般的なタイトルを使用します (ヘルプ) - ^ Chung, H.; et al. (2011). 「6.4 MB/s プログラム帯域幅を備えた 58nm 1.8V 1 Gb PRAM」2011 IEEE 国際固体回路会議pp. 500–2. doi :10.1109/ISSCC.2011.5746415. ISBN 978-1-61284-303-2. S2CID 206996875。
- ^ 40MB/s プログラム帯域幅を備えた 20nm 1.8V 8Gb PRAM 2012-01-31 にWayback Machineでアーカイブ
- ^ マイクロン、モバイルデバイス向け相変化メモリの提供を発表
- ^ Mellor, Chris (2014 年 1 月 14 日)。「Micron: Hot DRAM. We don't need no steenkin' PCM」。www.theregister.co.uk。The Register。2014年1 月 14 日閲覧。
- ^ Hruska, Joel (2014 年 5 月 8 日)。「IBM が SSD より最大 275 倍高速な次世代相変化メモリを実証」ExtremeTech。
- ^ Hruska, Joel (2014 年 8 月 6 日)。「Western Digital の HGST 部門が、市販のどの NAND フラッシュ ドライブよりも桁違いに高速な新しい相変化 SSD を開発」ExtremeTech。
外部リンク
- ミクロン
- オボニクス株式会社
- エネルギー変換デバイス株式会社
- 日立/ルネサス 低消費電力PRAM
- ヒューレット・パッカード プローブ ストレージ
- 欧州相変化と卵巣機能シンポジウム
- BAE C-RAM 耐放射線性 NVM プレスリリース
- BAE C-RAM 耐放射線性 NVM データシート
- Numonyx による PCM の紹介 (ビデオ)