強誘電体RAM

強誘電体RAM（FeRAM、F-RAM、またはFRAM）は、DRAMと構造が似ているが、誘電体層の代わりに強誘電体層を使用して不揮発性を実現したランダムアクセスメモリです。FeRAMは、フラッシュメモリと同じ機能を提供する、増加している代替不揮発性ランダムアクセスメモリ技術の1つです。FeRAMチップには、一般にPZTと呼ばれるジルコン酸チタン酸鉛などの強誘電体材料の薄膜が含まれています。PZ​​T層の原子は電界で極性を変え、それによって電力効率の高いバイナリスイッチを生成します。しかし、PZTの最も重要な側面は、電源の中断や磁気干渉の影響を受けないことであり、これによりFeRAMは信頼性の高い不揮発性メモリになります。^[1]

FeRAM がフラッシュメモリより優れている点としては、消費電力の低さ、書き込み速度の高速化^[2]、最大読み取り/書き込み耐久性の大幅な向上 (約 10 ¹⁰～ 10 ¹⁵サイクル) などが挙げられます。^{[3] [4]} FeRAM のデータ保持時間は、+85 °C で 10 年以上 (低温では数十年) です。 FeRAM の顕著な欠点は、フラッシュデバイスに比べてストレージ密度がはるかに低いこと、ストレージ容量の制限、およびコストが高いことです。 DRAM と同様に、FeRAM の読み取りプロセスは破壊的であるため、読み取り後に書き込みを行うアーキテクチャが必要です。

強誘電体RAMは、1952年に発表されたMIT大学院生ダドリー・アレン・バックの修士論文「デジタル情報の記憶とスイッチングのための強誘電体」の中で提案されました。^[5]

1955年、ベル電話研究所は強誘電体結晶メモリの実験を行っていた。^[6] 1970年代初頭に金属酸化物半導体（MOS）ダイナミックランダムアクセスメモリ（DRAM ）チップが導入された後、 ^[7] 1980年代後半にFeRAMの開発が始まった。1991年にはNASAのジェット推進研究所（JPL）で、紫外線パルスを使用した非破壊読み出しの斬新な方法を含む読み出し方法の改善に関する研究が行われた。^[8]

FeRAM は 1990 年代半ばに商品化されました。1994 年、ビデオゲーム会社セガは、その年に数百万個のゲームカートリッジを出荷したソニック・ザ・ヘッジホッグ 3のセーブデータを保存するために FeRAM チップを使用しました。 ^[9] 1996 年、サムスン電子は、NMOS ロジックを使用して製造された4 Mb FeRAM チップを発表しました。^[10] 1998 年には、ヒュンダイ エレクトロニクス(現在のSK Hynix ) も FeRAM 技術を商品化しました。^[11] FeRAM を使用した最も古い市販製品は、2000 年にリリースされたソニーのPlayStation 2メモリーカード (8 MB)です。 ^[要出典]東芝が製造したメモリーカードのマイクロコントローラー(MCU) には、 500 nm相補型 MOS (CMOS) プロセスを使用して製造された32 kb (4 kB ) の組み込み FeRAM が含まれていました。^[10]    

現代の主要な FeRAM 製造業者は、ファブレス半導体企業であるRamtronです。主要なライセンシーの 1 つが富士通で、同社は FeRAM 機能を備えた最大規模の半導体ファウンドリ生産ラインを運営しています。1999 年以来、同社はこのラインを使用してスタンドアロン FeRAM と、FeRAM が組み込まれた特殊なチップ (スマートカード用チップなど) を製造してきました。富士通は 2010 年まで Ramtron 向けにデバイスを製造していました。2010 年以降、Ramtron の製造業者は TI (Texas Instruments) と IBM です。少なくとも 2001 年以来、 Texas Instruments はRamtron と協力して、修正された 130 nm プロセスで FeRAM テスト チップを開発してきました。2005 年秋、Ramtron は Texas Instruments の FeRAM プロセスを使用して製造された 8 メガビット FeRAM のプロトタイプ サンプルを評価していると発表しました。 2012年にラムトロンはサイプレスセミコンダクターに買収された。^[12] FeRAMの研究プロジェクトは、サムスン、松下、沖電気、東芝、インフィニオン、ハイニックス、シメトリックス、ケンブリッジ大学、トロント大学、ベルギーの大学間マイクロエレクトロニクスセンター（IMEC ）でも報告されている。

従来のDRAM は、小さなコンデンサのグリッドと、それに関連する配線および信号トランジスタで構成されています。各ストレージ要素 (セル)は、1 つのコンデンサと 1 つのトランジスタで構成され、いわゆる「1T-1C」デバイスです。

FeRAM の 1T-1C ストレージ セル設計は、両方のセル タイプに 1 つのコンデンサと 1 つのアクセス トランジスタが含まれている点で、DRAM のストレージ セルと構造が似ています。DRAM セル コンデンサでは線形誘電体が使用されるのに対し、FeRAM セル コンデンサでは誘電体構造に強誘電体(通常はチタン酸ジルコン酸鉛(PZT)) が含まれます。

強誘電体材料では、印加電界と見かけ上蓄積された電荷との間に非線形関係があります。具体的には、強誘電体の特性はヒステリシスループの形をしており、これは強磁性材料のヒステリシス ループと非常によく似ています。強誘電体の誘電率は、強誘電体材料の結晶構造に形成される半永久的な電気双極子の影響により、通常、線形誘電体の誘電率よりもはるかに高くなります。外部電界が誘電体に印加されると、双極子は、原子の位置の小さなシフトと結晶構造内の電子電荷の分布のシフトによって生じる電界方向と一致する傾向があります。電荷が除去された後、双極子は分極状態を維持します。バイナリの「0」と「1」は、各データ ストレージ セルに 2 つの可能な電気分極のいずれかとして保存されます。たとえば、図では、「1」は負の残留分極「-Pr」を使用してエンコードされ、「0」は正の残留分極「+Pr」を使用してエンコードされます。

動作の点では、FeRAM は DRAM に似ています。書き込みは、強誘電体層に電界をかけて両側のプレートを充電し、内部の原子を「上」または「下」の方向 (電荷の極性による) に押し付けることで実現され、その結果「1」または「0」が保存されます。ただし、読み取りは DRAM とは多少異なります。トランジスタはセルを特定の状態 (たとえば「0」) に強制します。セルがすでに「0」を保持している場合、出力ラインには何も起こりません。セルが「1」を保持している場合、フィルム内の原子の再配向により、金属の「下」側から電子が押し出されるため、出力に短い電流パルスが発生します。このパルスが存在するということは、セルが「1」を保持していることを意味します。このプロセスはセルを上書きするため、FeRAM の読み取りは破壊的なプロセスであり、セルの再書き込みが必要になります。

一般的に、FeRAM の動作は、1960 年代のコンピュータ メモリの主要形式の 1 つであったフェライト コア メモリに似ています。ただし、コア メモリと比較すると、FeRAM は極性の状態を反転するために必要な電力がはるかに少なく、はるかに高速です。

メモリ システムのコストの主な決定要因は、それを構成するコンポーネントの密度です。コンポーネントが小さく、数が少ないということは、1 つのチップに詰め込めるセルの数が増えることを意味し、つまり 1 つのシリコン ウェーハから一度に生産できる量が増えることを意味します。これにより、コストに直接関係する歩留まりが向上します。

このスケーリング プロセスの下限は、重要な比較ポイントです。一般的に、最小のセル サイズにスケーリングするテクノロジは、ビットあたりのコストが最も低くなります。構造の点では、FeRAM と DRAM は似ており、一般的に同様のラインで同様のサイズで構築できます。どちらの場合も、下限はセンス アンプをトリガーするために必要な電荷量によって定義されるようです。DRAM の場合、これは 55 nm あたりで問題になるようです。この時点では、コンデンサに蓄積された電荷は検出できないほど小さくなります。PZ​​T 層の電荷密度は通常のコンデンサの金属プレートと同じではない可能性があるため、FeRAM が同じサイズにスケーリングできるかどうかは明らかではありません。

サイズに関するさらなる制限は、材料が小さすぎると強誘電性を失う傾向があることである。^{[13] [14]}（この効果は強誘電体の「脱分極場」に関連している。）強誘電体材料を安定化させる問題に対処するための研究が進行中であり、例えば、1つのアプローチでは分子吸着剤を使用する。^[13]

現在までに、商用 FeRAM デバイスは 350 nm と 130 nm で製造されています。初期のモデルではビットあたり 2 つの FeRAM セルが必要だったため、密度が非常に低くなっていましたが、この制限はその後なくなりました。

DRAM に対する FeRAM の主な利点は、読み取りサイクルと書き込みサイクルの間に何が起こるかです。DRAM では、金属プレートに蓄積された電荷が絶縁層と制御トランジスタを介して漏れ、消えてしまいます。DRAM がデータを非常に短い時間以外で保存するには、すべてのセルを定期的に読み取り、再書き込みする必要があります。このプロセスはリフレッシュと呼ばれます。各セルは 1 秒間に何度もリフレッシュする必要があり (通常は 1 秒あたり 16 回^[15] )、これには継続的な電源供給が必要です。

対照的に、FeRAM は実際にセルを読み書きするときにのみ電力を必要とします。DRAM で使用される電力の大部分はリフレッシュに使用されるため、STT-MRAM 研究者が引用したベンチマークはここでも有用であると考えるのが妥当と思われます。このベンチマークは、DRAM よりも約 99% 低い電力使用量を示しています。ただし、FeRAM の破壊的な読み取りという側面は、 MRAMと比較すると不利になる可能性があります。

もう一つの不揮発性メモリの種類はフラッシュで、FeRAM と同様にリフレッシュ プロセスを必要としません。フラッシュは、電子を高品質の絶縁バリアに押し込み、トランジスタの 1 つの端子に「固定」することで機能します。このプロセスには高電圧が必要で、これは時間の経過とともにチャージ ポンプで蓄積されます。つまり、少なくとも書き込みに関しては、FeRAM はフラッシュよりも電力が低いと予想されます。これは、FeRAM の書き込み電力が読み取り電力よりもわずかに高いだけだからです。「主に読み取り」のデバイスでは差はわずかかもしれませんが、読み取りと書き込みのバランスがより取れたデバイスでは、差ははるかに大きくなると予想されます。

F-RAMでは、 MRAMと比較して、高磁場環境でもデータの信頼性が保証されています。Cypress Semiconductorの^[16] F-RAMデバイスは、強力な磁場の影響を受けず、最大磁場強度（水平挿入の場合は3,700ガウス、垂直挿入の場合は2,000ガウス）でも故障は見られません。さらに、F-RAMデバイスでは、磁場にさらされた後に異なるデータパターンで書き換えることができます。

DRAM の速度は、セルに蓄えられた電荷を排出する速度 (読み取り用) または蓄える速度 (書き込み用) によって制限されます。一般的に、これは制御トランジスタの能力、セルに電力を運ぶラインの静電容量、および電力によって発生する熱によって決まります。

FeRAM は、平均約 1 ns という極めて高速な外部磁場に対する原子の物理的移動に基づいています。理論的には、これは FeRAM が DRAM よりもはるかに高速であることを意味します。ただし、読み取りと書き込みのためにセルに電力を流す必要があるため、電気的遅延とスイッチング遅延は全体的に DRAM と同程度になる可能性があります。DRAM は電荷を保持する必要があるのに対し、FeRAM は電荷がなくなる前に書き込まれるため、FeRAM は DRAM よりも必要な電荷が少ないと考えるのは妥当なようです。ただし、電荷は制御トランジスタを通過する必要があり、電流がいくらか制限されるため、書き込みに遅延が生じます。

フラッシュと比較すると、その利点ははるかに明らかです。読み取り操作の速度はほぼ同じですが、書き込みに使用されるチャージ ポンプは電流を「蓄積」するのにかなりの時間を必要とします。このプロセスは FeRAM では必要ありません。フラッシュ メモリでは書き込みを完了するのに通常 1 ミリ秒以上かかりますが、現在の FeRAM では 150 ナノ秒未満で書き込みを完了できます。

一方、FeRAM には、インプリントや疲労など、独自の信頼性の問題があります。インプリントとは、以前の書き込みからその状態への優先的な分極状態であり、疲労とは、長時間のサイクル後に分極が失われることによって最小書き込み電圧が上昇することです。

FeRAMの理論的な速度は完全には明らかではありません。既存の350nmデバイスの読み取り時間は50～60ns程度です。20ns程度の最新のDRAMと比較すると遅いですが、一般的な350nm DRAMは約35nsの読み取り時間で動作していたため^[17] 、同じ製造技術を考えるとFeRAMの速度は同等であると思われます。

• FRAMはEEPROMなどの他の不揮発性メモリに比べて消費電力が少ないため^[23]、ポータブル/埋め込み型医療機器のデータロガーとして最適です。
• 衝突や故障の場合でも重要なシステムデータを記録する自動車システムのイベントデータレコーダー
• FRAMは高速書き込みと高い耐久性のためスマートメーターに使用されています
• 産業用PLCでは、FRAMは、CNCツールの機械位置などの機械データを記録するためのバッテリーバックアップSRAM（BBSRAM）およびEEPROMの理想的な代替品です。

FeRAM は、半導体市場全体の中では比較的小さな部分を占めるにとどまっている。2005 年の全世界の半導体売上高は 2,350 億ドル ( Gartner Groupによる)、フラッシュ メモリ市場は 186 億ドル (IC Insights による) であった。^[要出典]おそらく最大の FeRAM ベンダーである Ramtron の 2005 年の年間売上高は 3,270 万ドルと報告されている。フラッシュ メモリの売上高は、代替となる NVRAM よりもはるかに大きいため、はるかに大規模な研究開発努力が行われている。フラッシュ メモリは、Samsung (2007 年) で 30 nm の半導体線幅を使用して製造されているが、FeRAM は富士通で 350 nm、Texas Instruments (2007 年) で 130 nm の線幅で製造されている。フラッシュ メモリ セルは、セルあたり複数のビットを保存でき (現在、最高密度の NAND フラッシュ デバイスで 4)、フラッシュ セル設計の革新により、フラッシュ セルあたりのビット数は 8 に増加すると予測されている。その結果、フラッシュメモリの面積ビット密度は FeRAM よりもはるかに高くなり、フラッシュメモリのビットあたりのコストは FeRAM よりも桁違いに低くなります。

FeRAMアレイの密度は、FeRAMファウンドリプロセス技術とセル構造の改善、例えばセルフットプリント面積を削減する垂直コンデンサ構造の開発（DRAMと同じ方法）によって増加する可能性がある。しかし、セルサイズを縮小すると、データ信号が弱くなりすぎて検出できなくなる可能性がある。2005年に、ラムトロンは、電気メーター、^[24]自動車（ブラックボックス、スマートエアバッグなど）、事務機器（プリンター、RAIDディスクコントローラーなど）、計測機器、医療機器、産業用マイクロコントローラー、無線周波数識別タグなど、さまざまな分野でFeRAM製品の大幅な売上を報告した。MRAMなどの他の新興NVRAMは、FeRAMと競合して同様のニッチ市場に参入しようとする可能性がある。

テキサス・インスツルメンツは、従来のCMOS半導体製造中に2つの追加マスキングステップ^[要出典]を使用してFeRAMセルを埋め込むことが可能であることを証明した。フラッシュは通常9つのマスクを必要とする。これにより、例えば、簡素化されたプロセスによってコストを削減できるマイクロコントローラへのFeRAMの統合が可能になる。しかし、FeRAMの製造に使用される材料は、CMOS集積回路の製造では一般的に使用されていない。PZT強誘電体層と電極に使用される貴金属の両方が、CMOSプロセスの互換性と汚染の問題を引き起こす。テキサス・インスツルメンツは、新しいFRAMシリーズのMSP430マイクロコントローラにFRAMメモリを組み込んだ。^[25]

2021年現在、さまざまなベンダーがストレージサイズ（密度）で16Mb以下のメモリを搭載したチップを販売している。^[26]

• 磁気コアメモリ
• 磁気共鳴画像
• NVRAM の
• 相変化メモリ
• プログラム可能なメタライゼーションセル
• メモリスタ
• レーストラックの記憶
• バブルメモリ

• FRAM(FeRAM) [サイプレス
• Ramtron主催 FRAM(FeRAM)アプリケーションコミュニティ[言語: 中国語]
• 富士通によるFRAMの概要
• トロント大学電気・コンピュータ工学部による FeRAM チュートリアル
• FRAM の操作と技術のチュートリアル

ICチップ