32nmプロセス

「32 nm」ノードは、 CMOS ( MOSFET )半導体デバイス製造における「45 nm」プロセスの次の段階です。「32ナノメートル」は、この技術レベルにおけるメモリセルの平均ハーフピッチ (つまり、同一フィーチャ間の距離の半分) を指します。

東芝は2009年に「32nm」プロセスで32GiBのNANDフラッシュメモリチップを商用化した。 ^[1] IntelとAMDは2010年代初頭に「32nm」プロセスを使用して商用マイクロチップを生産した。IBMとCommon Platformも「32nm」高κ金属ゲートプロセスを開発。^{[2] Intelは2010年1月7日に}Westmereアーキテクチャを使用した最初の「32nm」プロセッサの販売を開始した。    

少なくとも1997年以降、「プロセスノード」は純粋にマーケティング上の名称であり、集積回路上の寸法とは関係がありません。^[3]ゲート長、金属ピッチ、および「32nm」デバイスのゲートピッチはいずれも32ナノメートルではありません。^{[4] [5] [6] [7]}

「28 nm」ノードは、「32 nm」プロセスに基づく 中間のハーフノードダイシュリンクです。

「32 nm」プロセスは2012年に商用「22 nm」技術に置き換えられました。 ^{[8] [9]}

「32 nm」技術を使用したプロトタイプは、2000年代半ばに初めて登場しました。2004年にIBMは、同じレイヤーで電子ビームリソグラフィーとフォトリソグラフィーを使用して製造された、ポリゲートピッチ135 nmの0.143 μm ² SRAMセルを実証しました。このような小さなスケールでは、入力電圧の変動に対するセルの感度が大幅に低下することが観察されました。^[10] 2006年10月、大学間マイクロエレクトロニクスセンター（IMEC）は、ダブルパターニングと液浸リソグラフィーに基づく32 nmフラッシュパターニング機能を実証しました。^{[11]メモリセル領域を削減するためにダブルパターニングと}ハイパーNAツールを導入する必要性により、45 nmノードからこのノードに移行するコスト上の利点の一部が相殺されました。^[12] TSMCも同様に、液浸リソグラフィーと組み合わせたダブルパターニングを使用して、2005年に「32nm」ノード0.183μm2の6トランジスタSRAMセルを製造しました。^[ 13 ^]

インテル社は、2007年9月18日にインテル開発者フォーラムで最初の「32nm」テストチップを公開しました。テストチップのセルサイズは0.182μm2で^、第2世代の高κゲート誘電体と金属ゲートを使用し、約20億個のトランジスタを搭載していました。重要な層には193nmの液浸リソグラフィーが使用され、それほど重要でない層には193nmまたは248nmのドライリソグラフィーが使用されました。重要なピッチは112.5nmでした。^[14]

2011年1月、サムスンは30nmから39nmのプロセス技術を使用した業界初のDDR4 SDRAMモジュールの開発を完了した。このモジュールは、1.2Vで2.133Gbit/sのデータ転送速度を達成できると報告されている。これは、同等の「30nmクラス」プロセス技術を使用した1.35Vおよび1.5VのDDR3 DRAMが最大1.6Gbit/sの速度であるのに対し、このモジュールは擬似オープンドレイン（POD）技術を使用していた。このモジュールは、DDR4 SDRAMがデータの読み取りと書き込み時にDDR3の半分の電流しか消費しないように特別に調整された。^[15]

2010年1月に発売されたインテルのCore i3およびi5プロセッサは、「32nm」技術を採用した最初の量産プロセッサの1つでした。^[16]インテルの第2世代Coreプロセッサ（コード名Sandy Bridge）も、「32nm」製造プロセスを採用しました。インテルの6コアプロセッサ（コード名Gulftown 、 Westmereアーキテクチャを採用）は、2010年3月16日にCore i7 980x Extreme Editionとして発売され、約1,000米ドルで販売されました。^[17] インテルのローエンド6コアであるi7-970は、2010年7月下旬に発売され、約900米ドルでした。インテルの「32nm」プロセスのトランジスタ密度は、1平方ミリメートルあたり711万トランジスタ（MTr/mm2）です。^[18]

AMD は 2010 年代初頭に「32 nm」SOI プロセッサもリリースしました。AMD の FX シリーズ プロセッサ (コード名 Zambezi) は、AMD のBulldozerアーキテクチャに基づいており、2011 年 10 月にリリースされました。このテクノロジは、「32 nm」SOI プロセス、モジュールあたり 2 つの CPU コア、最大 4 つのモジュールを採用しており、価格は約 130 ドルの 4 コア設計から 280 ドルの 8 コア設計までさまざまです。

2011年9月、アンバレラ社は、 1080p60の高解像度ビデオ機能を提供するデジタルスチルカメラ用の「32nm」ベースのA7Lシステムオンチップ回路の提供を発表しました。 ^[19]

国際半導体技術ロードマップによれば、「32nm」技術の後継は「22nm」ノードであった。インテルは2011年後半に「22nm」半導体の量産を開始し、^[20] 2012年4月に初の商用「22nm」デバイスのリリースを発表した。^{[8] [21]} TSMCは「32nm  」を迂回し、 2008年の「40nm」から 2011年に「28nm」にジャンプした。 ^[22]

• Steen, S.; et al. (2006). 「ハイブリッド リソグラフィ: 光学リソグ​​ラフィと電子ビーム リソグラフィの融合。高度なデバイス ノードのプロセス統合とデバイス パフォーマンスを研究する方法」。Microelec . Eng . 83 (4–9): 754–761. doi :10.1016/j.mee.2006.01.181。

• 半導体メーカーは製造上のハードルに備える
• ソニー、IBM、東芝が半導体研究で提携
• IBM と AMD が半導体研究で提携 2006-07-16 にWayback Machineでアーカイブ
• スラッシュドットの議論
• インテル 32 nm プロセス
• サムスンの自己整合ダブルパターニング技術^{[永久リンク切れ]}