バス（コンピューティング）

コンピュータアーキテクチャにおいて、バス^[1]（歴史的にはデータハイウェイ^[2]またはデータバスとも呼ばれる）は、コンピュータ内のコンポーネント間、またはコンピュータ間でデータを転送する通信システムである。この表現は、通信プロトコルを含む、関連するすべてのハードウェアコンポーネント（ワイヤ、光ファイバーなど）とソフトウェアをカバーします。^[3]

従来のコンピュータ アーキテクチャのほとんどでは、 CPU とメイン メモリは密接に結合される傾向があり、この 2 つを接続する内部バスはシステム バスと呼ばれます。キャッシュを含むシステムでは、CPU はメモリよりも高速で動作する高性能システム バスを使用してメモリと通信します。内部バス (内部データ バス、メモリ バス、またはシステム バスとも呼ばれる) は、コンピュータの内部コンポーネントをマザーボードに接続します。ローカル バスは、 CPU とメモリを拡張バスに接続し、拡張バスはコンピュータを周辺機器に接続します。最近のコンピュータのSATAポートなどのバス システムは複数の周辺機器をサポートしているため、拡張カードなしで複数のハード ドライブを接続できます。

マルチコンピュータと同様のアーキテクチャを持ちながら、ネットワークではなくバスで通信するシステムでは、システム バスはフロントサイド バスと呼ばれます。このようなシステムでは、拡張バスはホスト CPU とアーキテクチャを共有せず、PCIの場合のように多くの異なる CPU をサポートします。「周辺バス」という用語は、システム バス以外のすべてのバスを指すために使用されることもありますが、「拡張バス」は、周辺バスとは別の 3 番目のカテゴリのバス (PCI などのバス システムを含む) を表すためにも使用されます。

初期のコンピュータ バスは、複数のハードウェア接続を備えた並列電線でしたが、この用語は現在、並列電気バスバーと同じ論理機能を提供するあらゆる物理的配置を指すために使用されます。現代のコンピュータ バスは、並列接続とビット シリアル接続の両方を使用でき、マルチドロップ(電気的並列) またはデイジー チェーントポロジで配線するか、スイッチ ハブで接続することができます。多くの現代の CPU は、周辺機器によってシステム全体のパフォーマンスが低下しないように、メモリとの通信に似た 2 番目のピン セットを備えていますが、これらのピンは異なる速度とプロトコルで動作できます。CPU には、データを直接メモリに配置するスマートコントローラーも搭載されており、この概念はダイレクト メモリ アクセスとして知られています。低パフォーマンスのバス システムも開発されており、たとえばユニバーサル シリアル バス(USB) などがあります。

技術の変化により、「システム」、「拡張」、「周辺機器」という従来の用語は、もはや同じ意味合いを持ちません。その他の一般的な分類システムは、バスの主な役割、つまりデバイスを内部または外部に接続するという役割に基づいています。ただし、多くの一般的な最新のバス システムは、両方に使用できます。SATAと関連するeSATAは、以前は内部として説明されていたシステムの一例ですが、特定の自動車アプリケーションでは、主に外部のIEEE 1394 をシステム バスに似た方法で使用しています。InfiniBandやI²Cなどの他の例は、最初から内部と外部の両方で使用できるように設計されています。

アドレスバスは、物理アドレスを指定するために使用されるバスです。プロセッサまたはDMA対応デバイスがメモリ位置の読み取りまたは書き込みを行う必要がある場合、アドレス バス上のそのメモリ位置を指定します (読み取りまたは書き込みの対象となる値はデータ バスで送信されます)。アドレス バスの幅によって、システムがアドレス指定できるメモリの量が決まります。たとえば、32 ビットアドレス バスを備えたシステムは、 2 ³² (4,294,967,296) のメモリ位置をアドレス指定できます。各メモリ位置が 1 バイトを保持する場合、アドレス指定可能なメモリ空間は 4 GB です。

初期のプロセッサでは、アドレス幅の各ビットに 1 本のワイヤが使用されていました。たとえば、16 ビットのアドレス バスでは、バスを構成する物理的なワイヤが 16 本ありました。バスの幅が広く長くなるにつれて、この方法はチップ ピンとボード トレースの数の点でコストが高くなりました。Mostek 4096 DRAM以降、マルチプレクサを使用して実装されたアドレス多重化が一般的になりました。多重化されたアドレス方式では、アドレスは交互のバス サイクルで 2 つの等しい部分に分けて送信されます。これにより、メモリへの接続に必要なアドレス バス信号の数が半分になります。たとえば、32 ビットのアドレス バスは、16 本のラインを使用してメモリ アドレスの前半を送信し、すぐにメモリ アドレスの後半を送信することで実装できます。

通常、制御バスの 2 つの追加ピン (行アドレス ストローブ (RAS) と列アドレス ストローブ (CAS)) は、アドレス バスが現在メモリ アドレスの前半を送信しているのか、後半を送信しているのかを DRAM に伝えるために使用されます。

個々のバイトにアクセスするには、多くの場合、バス幅全体 (ワード) を一度に読み書きする必要があります。このような場合、アドレス バスの最下位ビットが実装されていないこともあります。代わりに、制御デバイスが、送信される完全なワードから必要な個々のバイトを分離する必要があります。たとえば、VESA ローカル バスでは、最下位 2 ビットがないため、このバスは32 ビットのアラインメントされた転送に制限されます。

歴史的には、単語のみを処理できるコンピュータ、つまりワードマシンの例もいくつかありました。

メモリバスは、コンピュータシステム内のメインメモリをメモリコントローラに接続するバスです。元々は、 VME バスやS-100 バスなどの汎用バスが使用されていましたが、レイテンシを削減するために、最新のメモリバスは DRAM チップに直接接続するように設計されており、 JEDECなどのチップ標準化団体によって設計されています。例としては、さまざまな世代のSDRAMや、 SLDRAMやRDRAMなどのシリアルポイントツーポイントバスがあります。例外はFully Buffered DIMMで、影響を最小限に抑えるように慎重に設計されているにもかかわらず、レイテンシが高いと批判されています。

バスは、複数のワイヤでデータ ワードを並列に伝送するパラレル バス、またはデータをビット シリアル形式で伝送するシリアル バスのいずれかです。各方向への追加の電源および制御接続、差動ドライバ、およびデータ接続は、通常、ほとんどのシリアル バスが1-WireおよびUNI/Oで使用される最小の 1 本よりも多くの導体を持つことを意味します。データ レートが増加するにつれて、タイミング スキュー、電力消費、電磁干渉、およびパラレル バス間のクロストークの問題を回避することがますます困難になります。この問題の部分的な解決策の 1 つは、バスをダブル ポンピングすることです。多くの場合、シリアル バスは、電気的接続が少ないにもかかわらず、パラレル バスよりも全体的なデータ レートを高く設定できます。これは、シリアル バスには本質的にタイミング スキューやクロストークがないためです。USB 、FireWire、およびシリアル ATAがこの例です。マルチドロップ接続は高速シリアル バスではうまく機能しないため、ほとんどの最新のシリアル バスではデイジー チェーンまたはハブ設計が使用されています。

パラレルバスからシリアルバスへの移行はムーアの法則によって可能となり、コンピュータで使用される集積回路にSerDesを組み込むことが可能になった。 ^[4]

イーサネットなどのネットワーク接続は一般にバスとは見なされないが、その違いは実用的というよりは概念上のものである。バスの特徴として一般的に使用される属性は、接続されたハードウェアにバスから電力が供給されることである。これは、バス アーキテクチャのバスバーの起源が、スイッチング電力または分散電力の供給であることを強調するものである。シリアルRS-232、パラレルCentronics、IEEE 1284インターフェイス、イーサネットなどの方式はバスとしては除外される。これらのデバイスも個別の電源を必要とするためである。ユニバーサル シリアル バスデバイスはバスから供給される電力を使用する場合があるが、多くの場合個別の電源を使用する。この区別は、モデムが接続された電話システムによって例証される。このシステムでは、RJ11接続および関連する変調信号方式はバスとは見なされず、イーサネット接続に類似している。電話回線接続方式は信号に関してはバスとは見なされないが、電話局は電話間の接続にクロスバー スイッチを備えたバスを使用する。

ただし、この区別（電力はバスによって供給される）は、多くの航空電子システムには当てはまりません。これらのシステムでは、 ARINC 429、ARINC 629、MIL-STD-1553B（STANAG 3838）、EFABus（STANAG 3910 ）などのデータ接続は、一般に「データ バス」または「データバス」と呼ばれます。このような航空電子データ バスは、通常、共通の共有メディアに接続された複数の機器またはライン交換可能アイテム/ユニット（LRI/LRU）を備えているのが特徴です。これらは、ARINC 429と同様に、単一ソースのLRI/LRUを持つシンプレックス方式である場合もあれば、ARINC 629、MIL-STD-1553B、STANAG 3910と同様に、接続されたすべてのLRI/LRUが異なるタイミングで（半二重）、データの送信機と受信機として動作できるようにするデュプレックス方式である場合もあります。^[5]

バスの周波数または速度は、MHz などの Hz で測定され、1 秒あたりのクロック サイクル数を決定します。クロック サイクルごとに 1 つ以上のデータ転送が可能です。クロック サイクルあたりの転送が 1 つの場合はシングル データ レート (SDR) と呼ばれ、クロック サイクルあたりの転送が 2 つの場合はダブル データ レート(DDR) と呼ばれますが、RAM 以外では SDR 以外の信号を使用することはまれです。その一例は、SDR を使用する PCIe です。^[6]各データ転送内には、複数ビットのデータが含まれる場合があります。これはバスの幅として説明され、バスがクロック サイクルごとに転送できるビット数であり、各導体が一度に 1 ビットを転送する場合のバスの物理的な電気導体の数と同義です。^{[7] [8] [9]}ビット/秒のデータ レートは、クロック サイクルあたりのビット数に周波数を掛け、クロック サイクルあたりの転送数を掛けて取得できます。^{[10] [11]あるいは、} PCIeなどのバスでは、PAM4 ^{[12] [13] [14]}などの変調または符号化を使用することもできます。PAM4では、2ビットをシンボルにグループ化し、ビット自体の代わりにシンボルを転送することで、バスの周波数を上げずにデータ転送速度を上げることができます。128/130b（bはビット）符号化などのエラー訂正も可能な符号化の使用により、有効または実際のデータ転送速度/レートが低くなる可能性があります。^{[15] [16] [17]}データ転送速度は帯域幅とも呼ばれます。^{[18] [19]}

最も単純なシステムバスは、入力データライン、出力データライン、アドレスラインが完全に分離されています。コストを削減するために、ほとんどのマイクロコンピュータは双方向データバスを備えており、異なる時間に入力と出力に同じワイヤを再利用します。^[20]

一部のプロセッサでは、アドレス バス、データ バス、および制御バスの各ビットに専用のワイヤを使用します。たとえば、64 ピンのSTEbusは、8 ビット データ バス専用の 8 本の物理ワイヤ、20 ビット アドレス バス専用の 20 本の物理ワイヤ、制御バス専用の 21 本の物理ワイヤ、およびさまざまな電源バス専用の 15 本の物理ワイヤで構成されています。

バス多重化では必要な配線が少なくなるため、初期のマイクロプロセッサや DRAM チップの多くでコストが削減されました。一般的な多重化方式の 1 つであるアドレス多重化についてはすでに説明しました。もう 1 つの多重化方式では、アドレス バス ピンをデータ バス ピンとして再利用します。 ^{[20]これは}従来の PCIや8086で使用されている方法です。さまざまな「シリアル バス」は多重化の究極の限界と見なすことができ、アドレス ビットとデータ ビットのそれぞれを 1 つずつ、1 つのピン (または 1 つの差動ペア) を介して送信します。

時間の経過とともに、IEEE バス アーキテクチャ標準委員会 (BASC)、IEEE「スーパーバス」研究グループ、オープン マイクロプロセッサ イニシアティブ (OMI)、オープン マイクロシステム イニシアティブ (OMI)、EISA を開発した「ギャング オブ ナイン」など、いくつかのグループがさまざまなコンピュータ バス標準に取り組みました。 ^{[引用が必要]}

初期のコンピュータバスは、コンピュータのメモリと周辺機器を接続するワイヤの束でした。初期のオーストラリアのCSIRACコンピュータでは「ディジットトランク」と呼ばれていましたが、^[21]電力バスまたはバスバーにちなんで名付けられました。ほとんどの場合、メモリ用のバスが1つあり、周辺機器用に1つ以上の独立したバスがありました。これらは、完全に異なるタイミングとプロトコルを持つ別々の命令によってアクセスされました。

最初の複雑さの 1 つは、割り込みの使用でした。初期のコンピュータ プログラムは、周辺装置の準備ができるまでループで待機することでI/O を実行していました。これは、他のタスクを実行するプログラムにとっては時間の無駄でした。また、プログラムが他のタスクを実行しようとすると、プログラムが再度チェックするのに時間がかかりすぎて、データが失われる可能性がありました。そのため、エンジニアは周辺装置が CPU に割り込むようにしました。CPU は一度に 1 つの周辺装置のコードしか実行できず、一部のデバイスは他のデバイスよりも時間的に厳しいため、割り込みには優先順位を付ける必要がありました。

ハイエンド システムでは、チャネル コントローラという概念が導入されました。これは基本的に、特定のバスの入出力処理専用の小型コンピュータです。IBMは1958 年にIBM 709でこれを導入し、自社のプラットフォームの一般的な機能となりました。Control Data Corporationなどの他の高性能ベンダーも同様の設計を実装しました。一般に、チャネル コントローラは、すべてのバス操作を内部で実行するように最善を尽くし、CPU が他の場所でビジー状態であることがわかっている場合は可能な限りデータを移動し、必要な場合にのみ割り込みを使用します。これにより、CPU の負荷が大幅に軽減され、全体的なシステム パフォーマンスが向上しました。

モジュール性を実現するために、メモリバスとI/Oバスを統合システムバスに統合することができます。^[22]この場合、単一の機械的および電気的システムを使用して、多くのシステムコンポーネント、または場合によってはすべてのシステムコンポーネントを接続できます。

その後、コンピュータ プログラムは複数の CPU に共通するメモリを共有するようになりました。このメモリ バスへのアクセスも優先順位を付ける必要がありました。割り込みやバス アクセスを優先順位付けする簡単な方法は、デイジー チェーンを使用することです。この場合、信号は物理的または論理的な順序でバスを自然に流れるため、複雑なスケジュール設定は不要になります。

デジタル・イクイップメント・コーポレーション（DEC）は、大量生産されるミニコンピュータのコストをさらに削減し、周辺機器をメモリバスにマッピングして、入出力デバイスがメモリ位置のように見えるようにしました。これは、1969年頃にPDP-11のユニバスに実装されました^。[23]

初期のマイクロコンピュータバス システムは、基本的に、CPUのピンに直接またはバッファ アンプを介して接続されたパッシブバックプレーンでした。メモリやその他のデバイスは、CPU 自体が使用するのと同じアドレス ピンとデータ ピンを使用して並列に接続され、バスに追加されました。通信は CPU によって制御され、CPU は、デバイスがメモリ ブロックであるかのように、同じ命令を使用してデバイスからデータを読み書きし、CPU の速度を制御する中央クロックによってタイミングが調整されました。それでも、デバイスは別の CPU ピンで信号を送信して CPU に 割り込んでいました。

たとえば、ディスク ドライブコントローラは、新しいデータの読み取り準備ができたことを CPU に通知し、その時点で CPU はディスク ドライブに対応する「メモリ位置」を読み取ってデータを移動します。Altair 8800コンピュータ システムのS-100 バスから始まり、初期のマイクロコンピュータのほとんどすべてがこの方式で構築されました。

いくつかの例、最も顕著なのはIBM PCですが、同様の物理アーキテクチャを採用できるにもかかわらず、周辺機器 (inおよびout) やメモリ (movおよびその他) にアクセスするための命令がまったく統一されておらず、依然として別個の CPU 信号が生成され、これを使用して別の I/O バスを実装できる場合があります。

これらの単純なバス システムは、汎用コンピュータに使用する場合、重大な欠点がありました。バス上のすべての機器は 1 つのクロックを共有するため、同じ速度で通信する必要がありました。

CPUの速度を上げることは、すべてのデバイスの速度も上げなければならないため、より困難になります。すべてのデバイスをCPUと同じ速度にすることが現実的または経済的でない場合は、CPUは待機状態に入るか、一時的により遅いクロック周波数で動作して、^{[24]コンピューター内の他のデバイスと通信する必要があります。}組み込みシステムでは許容されますが、この問題は汎用のユーザー拡張可能なコンピューターでは長い間許容されませんでした。

このようなバス システムは、一般的な市販の機器から構築する場合、構成も困難です。通常、追加された各拡張カードには、メモリ アドレス、I/O アドレス、割り込み優先順位、および割り込み番号を設定するために、 多数のジャンパーが必要です。

NuBusのような「第 2 世代」バス システムは、これらの問題の一部に対処しました。通常、これらのバス システムは、コンピュータを 2 つの「世界」に分離し、一方に CPU とメモリ、もう一方にさまざまなデバイスを配置しました。バス コントローラは、 CPU 側から周辺機器側に移動するデータを受け取り、通信プロトコルの負担を CPU 自体から移行しました。これにより、CPU とメモリ側はデバイス バス、または単に「バス」とは別に進化することができました。バス上のデバイスは、CPU の介入なしに互いに通信できました。これにより、「実世界」のパフォーマンスが大幅に向上しましたが、カードははるかに複雑になりました。これらのバスは、データ パスのサイズを「大きく」し、第 1 世代の 8 ビットパラレル バスから第 2 世代の 16 ビットまたは 32 ビットに移行し、ジャンパーを置き換える ソフトウェア セットアップ (現在はプラグ アンド プレイとして標準化されています) を追加することで、速度の問題に対処することが多かったです。

しかし、これらの新しいシステムは、バス上のすべてのものが同じ速度で通信する必要があるという点で、以前のシステムと共通する特性が 1 つありました。CPU は分離されて速度を上げることができるようになりましたが、CPU とメモリは通信先のバスよりもはるかに速い速度で速度を上げ続けました。その結果、バスの速度は現代のシステムに必要な速度よりもはるかに遅くなり、マシンはデータ不足に陥りました。この問題の特に一般的な例としては、ビデオ カードがPCIなどの新しいバス システムよりも急速に高速化し、コンピューターがビデオ カードを駆動するためだけにAGPを組み込むようになったことが挙げられます。2004 年までに、AGP はハイエンドのビデオ カードやその他の周辺機器によって再び追い越され、新しいPCI Expressバスに置き換えられました。

外部デバイスも独自のバス システムを採用するようになりました。ディスク ドライブが初めて導入されたとき、バスにカードを接続するだけでマシンに追加されました。そのため、コンピュータのバスには多数のスロットがあります。しかし、1980 年代から 1990 年代にかけて、このニーズに応えるためにSCSIやIDEなどの新しいシステムが導入され、現代のシステムのほとんどのスロットが空になりました。今日では、一般的なマシンにはさまざまなデバイスをサポートする約 5 つの異なるバスがあると考えられます。^{[引用が必要]}

「第 3 世代」バスは、 HyperTransportやInfiniBandなど、2001 年頃から市場に登場しています。これらのバスは、物理的な接続に関しても非常に柔軟性が高く、内部バスとしても、異なるマシンを接続するためにも使用できます。さまざまな要求に応えようとすると、複雑な問題が発生する可能性があるため、これらのシステムでの作業の多くは、ハードウェア自体ではなく、ソフトウェア設計に関するものです。一般に、これらの第 3 世代バスは、バスの本来のコンセプトよりもネットワークに似ており、初期のシステムよりもプロトコル オーバーヘッドが高く、複数のデバイスが同時にバスを使用できるようになります。

Wishboneなどのバスは、コンピューター設計から法的および特許上の制約をさらに排除しようとする オープンソース ハードウェア運動によって開発されました。

Compute Express Link（CXL）は、次世代データセンターのパフォーマンスを加速するために設計された、高速CPUからデバイス、CPUからメモリへのオープンスタンダード 相互接続です。 ^[25]

多くのフィールド バスはシリアル データ バス (システム バスまたは拡張カードのパラレル「データ バス」セクションと混同しないでください) であり、そのうちのいくつかはRS-485 の電気的特性を使用し、独自のプロトコルとコネクタを指定します。

• CAN バス(「コントローラ エリア ネットワーク」)
• モドバス
• ARINC 429
• ミリタリースタンダード1553
• IEEE1355 規格

その他のシリアル バスには次のものがあります。

• カメラリンク
• シリアルATA
• エクスプレスカード
• IEEE 1394 インターフェース(FireWire)
• RS-232
• 落雷
• USB

• コンピュータハードウェアバスとスロットのピン配置と簡単な説明