ユニバス

ユニバス

ユニバス
Unibus バックプレーン (左) と 2 つの拡張カード
作成年	1969年; 55年前 （1969年）
作成者	デジタル・イクイップメント・コーポレーション
幅（ビット単位）	18 アドレス、16 データ
スタイル	平行

ユニバスは、マサチューセッツ州メイナードのデジタル・イクイップメント・コーポレーション（DEC）が製造したPDP-11や初期のVAXシステムで使用されたいくつかのコンピュータバスとバックプレーン設計の中で最も初期のものでした。ユニバスは、1969年頃にゴードン・ベルとカーネギーメロン大学の学生ハロルド・マクファーランドによって開発されました。^[1]

この名前はバスの統一性を指しています。Unibusは、中央処理装置がメインメモリと通信できるようにするシステムバスとしても、周辺機器がデータを送受信できるようにする周辺バスとしても使用されました。以前は別々だったこれらのバスを統合することで、外部デバイスが直接メモリアクセス（DMA）を簡単に実行できるようになり、制御とデータ交換がすべてメモリマップドI/Oを通じて処理されるため、デバイスドライバの構築が容易になりました。^[2]

Unibus は物理的に大きかったため、一部の信号を多重化してピン数を減らすQ-busが導入されました。より高性能な PDP システムでは、基本的に 2 つの Unibus を 1 つにまとめた Fastbus が使用されました。このシステムは後に、 VAXおよび後期モデルの PDP-11で導入された専用 I/O バスであるMassbusに取って代わられました。

Unibus は 72 の信号で構成され、通常は各プリント基板上の 2 つの 36 ウェイエッジ コネクタを介して接続されます。電源ラインとグランド ラインを数えない場合は、通常 56 ライン バスと呼ばれます。バックプレーン内またはケーブル上に存在できます。最大 20 個のノード (デバイス) を単一の Unibus セグメントに接続できます。追加のセグメントはバスリピータを介して接続できます。

バスは完全に非同期なので、高速デバイスと低速デバイスを混在させることができます。現在のバス マスターがデータ転送を実行している間に、調停 (次のバス マスターの選択) を重複させることができます。18 本のアドレス ラインで最大 256 KB のアドレス指定が可能です。通常、上位 8 KB は、PDP-11 アーキテクチャで使用されるメモリ マップ I/Oデバイスのレジスタ用に予約されています。

この設計では、システムに必要な冗長ロジックの量を意図的に最小限に抑えています。たとえば、システムにはマスター デバイスよりもスレーブ デバイスが常に多く含まれているため、非同期データ転送を実装するために必要な複雑なロジックのほとんどは、比較的少数のマスター デバイスに強制的に配置されます。割り込みの場合、複雑なタイミング ロジックは割り込み処理プロセッサのみに含めれば済みます。その結果、ほとんどの I/O コントローラは単純なロジックで実装でき、重要なロジックのほとんどはカスタムMSI ICとして実装されます。

タイプ1のラインは、バスの両端にプルアップ抵抗（通常はターミネータカード上）を備えた通常のマルチ送信側ワイヤードORバスです。^[3]

タイプ 2 のラインは、各カードによって選択的に次のスロットに伝播されます。カードがリクエスト許可を維持したい場合は、SACK ラインをアサートし、リクエストを次のスロットに伝播しません。スロットが空の場合は、4 つのタイプ 2 信号を次のカードに伝播するために、スロットに「許可継続カード」をインストールする必要があります。^[3]

タイプ3信号は電源によって生成され、送信元は1つだけです。電源が落ちそうになるとバス上のデバイスに警告を発し、デバイスが正常なシャットダウンを実行し、誤った書き込みを防ぐために操作を無効にすることができます。^[3]

2 つの制御ライン (C0 と C1) により、4 つの異なるデータ転送サイクルを選択できます。

• DATI (データ入力、読み取り)
• DATIP (データ入力/一時停止、読み取り、変更、書き込み操作の最初の部分。DATO または DATOB 操作によってこれが完了します。)
• DATO (データ出力、ワード書き込み)
• DATOB (データ出力/バイト、バイト書き込み)
• 割り込みサイクル中に、割り込みデバイスから割り込みフィールディングプロセッサに割り込みベクターを伝達するために、5 番目の転送スタイルが自動的に呼び出されました。