制御バス

コンピュータ アーキテクチャでは、制御バスはシステム バスの一部であり、CPUがコンピュータ内の他のデバイスと通信するために使用されます。アドレス バスはCPU が通信しているデバイスに関する情報を運び、データ バスは処理中の実際のデータを運びますが、制御バスは CPU からのコマンドを運び、デバイスからステータス信号を返します。たとえば、データがデバイスに読み取られているか書き込まれている場合、適切なライン (読み取りまたは書き込み) がアクティブになります (論理 1 )。

制御バスのラインの数とタイプはさまざまですが、すべてのマイクロプロセッサに共通する基本的なラインがいくつかあります。

• 読み取り( )。アクティブ (論理ゼロ) の場合、デバイスが CPU によって読み取られていることを示す単一の行。${\displaystyle {\overline {RD}}}$
• 書き込み( )。アクティブ (論理ゼロ) の場合、デバイスが CPU によって書き込まれていることを示す単一の行。${\displaystyle {\overline {WR}}}$
• バイト イネーブル( )。データのサイズ (8、16、32、64 バイト) を示す行のグループ。${\displaystyle {\overline {E}}}$

制御バスのRD信号とWR信号はRAMの読み取りまたは書き込みを制御し、データバス上のバス競合を回避します。 ^[1]

追加の行はマイクロプロセッサに依存します。例:

• ACK （「確認応答」）を転送します。デバイスによってデータが確認（読み取り）されたという情報を配信します。
• バス要求(BR、BREQ、または BRQ)。デバイスが (データ) バスの使用を要求していることを示します。
• バス許可(BG または BGRT)。CPU がバスへのアクセスを許可したことを示します。
• 割り込み要求(IRQ)。優先度の低いデバイスがCPU へのアクセスを要求しています。
• クロック信号。このラインの信号は、CPU とデバイス間のデータを同期するために使用されます。
• リセット。この行がアクティブな場合、CPU はハードリブートを実行します。

複数のバスマスターを持つシステムには、どのバスマスターがアドレスバスを駆動するかを制御し、アドレスバス上のバス競合を回避するための追加の制御バス信号があります。^[1]

• アドレスバス
• データバス
• バスマスタリング

• Webopediaによる定義。
• カリフォルニア大学リバーサイド校のコンピュータシステム組織。
• 「ハードウェアとソフトウェアのアーキテクチャ」、カリフォルニア州立大学ロサンゼルス校でのPowerPointプレゼンテーション。