Qバス

Qバス

Qバス
DEC MicroVAX II CPU カード (クワッド ハイト)
作成者	デジタル・イクイップメント・コーポレーション
優先する	ユニバス
代替品	VAXBIバス（1986年）
幅（ビット単位）	8 または 16 ビットのデータ、16 ビットのアドレスを 22 ビットに拡張
デバイス数	理論上は127、実際は20程度
スタイル	平行
ホットプラグインターフェース	いいえ
外部インターフェース	いいえ

Qバス^[1]はLSI-11バスとも呼ばれ、マサチューセッツ州メイナードのDigital Equipment Corporationが以前製造していたPDPおよびMicroVAXコンピュータシステムで使用されていたバス技術の1つです。

Qバスは、アドレス信号とデータ信号が同じ配線を共有するように多重化を使用するUnibusの安価なバージョンです。 ^[2]これにより、物理的に小さく、より安価な実装で、本質的に同じ機能を実装できます。

時間の経過とともに、Qバスの物理アドレス範囲は16ビットから18ビット、さらに22ビットに拡張されました。また、Qバスにはブロック転送モードも追加されました。^[2]

Q バスは、1 つまたは複数のバックプレーンにインストールされた一連のモジュールとして配置されます。

以前のユニバスと同様に、Qバスは以下のものを使用しています: ^{[3] [4]}

• メモリマップI/O
• バイトアドレッシング
• バス上のデバイス間の厳密なマスター・スレーブ関係
• 非同期シグナリング

メモリマップド I/Oとは、CPU、メモリ、I/O デバイスなど、任意の 2 つのデバイス間のデータ サイクルで同じプロトコルが使用されることを意味します。Unibus では、物理アドレスの範囲が I/O デバイス専用です。Q バスは、I/O デバイスで使用されるアドレスの範囲を選択する特定の信号 (当初はBBS7 ( Bus Bank Select 7 ) と呼ばれていましたが、後にBBSIO ( Bus Bank Select I/O )に一般化されました) を提供することで、この設計を簡素化します。

バイト アドレス指定とは、Unibus 上で渡される物理アドレスがバイト サイズのデータ​​のアドレスとして解釈されることを意味します。バスには実際には 2 バイト幅のデータ パスが含まれているため、アドレス ビット [0] は特別な解釈の対象となり、バス上のデータは正しいバイト レーンを通過する必要があります。

厳密なマスターとスレーブの関係とは、どの時点でも 1 つのデバイスのみがQ バスのマスターになれることを意味します。このマスター デバイスはデータ トランザクションを開始でき、それに応答できるスレーブ デバイスは最大 1 つだけです (これは、特定のバス サイクルがデータの読み取りか書き込みかには影響しません。バス マスターはどちらのタイプのトランザクションも命令できます)。バス サイクルの終了時に、バス調停プロトコルによって、バスのマスターとなる次のデバイスが選択されます。

非同期シグナリングとは、バスのサイクル時間が固定されていないことを意味します。バス上の特定のデータ転送サイクルの期間は、現在のデータ サイクルに参加しているマスター デバイスとスレーブ デバイスによってのみ決定されます。これらのデバイスは、ハンドシェイク信号を使用してデータ サイクルのタイミングを制御します。マスター デバイス内のタイムアウト ロジックは、特定のバス サイクルの最大許容長さを制限します。

Q バスには、世代に応じて 16、18、または 22 のBDAL (バス データ/アドレス ライン) ラインが含まれます。16、18、または 22 の BDAL ラインは、各バス サイクルの物理アドレス部分に使用されます。8 つまたは 16 の DBAL ラインは、各バス サイクルのデータ部分に再利用されます。新しい世代のバスでは、ブロック モード転送が可能で、単一のバス アドレスの後に複数のデータ サイクルが続くことができます (転送は連続するバス アドレスで行われます)。各バス サイクルのアドレス部分ではデータを転送できないため、ブロック モードを使用すると、アドレス サイクルが少なくなり、データ サイクルの時間が長くなり、バス データ転送帯域幅が広がります。

バス制御権は、I/O カードのバス アービトレータ(バスの論理的な最前線) に対するトポロジの近さに基づいて付与されます。より近いカードは、より遠いカードよりも優先されます。

割り込みは、4 つの割り込み優先レベルのいずれかで割り込みフィールディング プロセッサに配信できます。指定されたレベル内では、IFP に近いカード (バスの先頭) がバスの後ろのカードよりも優先されます。割り込みはベクトル化されます。つまり、割り込みを要求するカードの割り込みベクトルが IFP によって読み取られます。このようにして、システム内のすべての I/O カードからの割り込みを、明確に区別できます。

Q-bus モジュールは、バックプレーンの対応するスロットと嵌合する金メッキのカード エッジ コネクタを備えたプリント回路基板として構成されます。モジュールのエッジ コネクタは、Unibus モジュールと同様に個別の「フィンガー」に分割されていますが、Unibus の 6 個に対して 4 個のコネクタに制限されています。モジュールは、ダブル ハイト (コネクタ 2 個) またはクアッド ハイト (コネクタ 4 個) のサイズで使用できます。この命名法は、2 つの違いは実際にはPCB の幅であるため、やや直感的ではありません。クアッド ハイト モジュールは、CPU、メモリ、ビデオ プロセッサ、その他の高帯域幅コンポーネントに使用される傾向があり、ダブル ハイト モジュールは、インターフェイス カード、コネクタ ブレークアウト ボード、リアルタイム クロック、ROM/マイクロコード、その他の比較的低帯域幅コンポーネントに使用される傾向があります。例外としては、ダブルハイトの LSI-11/2、KDF11-A、KDJ11-A CPU や、初期の小容量メモリ モジュールの多くなどがあります。

Unibus と同様に、信号は慎重に最適化されているため、バス システム全体で必要なロジックの量は最小限ですみます。非同期信号が使用されますが、アドレスとデータのスキュー調整は現在のバス マスターが担当するため、バス スレーブ デバイスの複雑さは最小限に抑えられます。失敗したバス サイクルのタイムアウトの責任もマスター デバイスにあります。同様に、割り込み トランザクションの処理の複雑さは、システム内の単一の割り込みフィールディング プロセッサ(PDP-11 または VAX-11 コンピュータ) に集中しています。

Qバスの設計は、精神面でも詳細な実装面でも、Unibusの設計と非常に密接に関連していました。QバスデバイスをUnibusベースのコンピュータに接続したり、その逆を行ったりできるアダプタがDigital社やサードパーティから提供されていました。^[5] UnibusまたはQバスのいずれかのバージョンで多数のI/Oデバイスが利用可能でした。これらのデバイスの中にはわずかな違いがあるものもありますが、他の多くのデバイスは基本的に同一です。

ソビエトシステム ( 1801 シリーズ CPUを参照) では、Q-Bus アーキテクチャはМПИ ( Магистральный Параллельный Интерфейс、またはパラレル バス インターフェイス) と呼ばれています。主な違いは、同じバス上で最大 4 つのプロセッサをサポートすることです。それ以外は、コネクタの物理的なレイアウトを除き、標準の Q-Bus と完全にバイナリで電気的に互換性があります。

Q-Busは6つの基本的なトランザクションタイプをサポートしています: ^[2]

DATI データ入力 - マスター読み取り - DATIB なし (不要) に注意してください
DATO データ出力 - マスター書き込み
DATOB データ出力 (バイト)
DATIO データ入出力
DATIOB データ入出力 (バイト)
IAK 割り込み確認

Q-Bus では、さまざまなモジュール タイプが利用できます。一般的に、次のように分類できます。

• CPUモジュール
• メモリモジュール
• インターフェースモジュール
• システムモジュール（グラント継続カード、コネクタブレークアウトボードなど）

Q-Bus には、さまざまなインターフェイス カードが用意されています。さまざまな Q-bus モジュールは、デュアル幅 (フィンガーが 2 セット、マウントの全幅の半分) またはクアッド幅 (フィンガーが 4 セット、マウントの全幅) で、それぞれモジュールが Q-bus マウント スロットの半分またはすべてを占有することを示します。

• 「HP OpenVMS :: Q-Bus ハードウェア」。HoffmanLabs 。 2021年3月11日時点のオリジナルよりアーカイブ。
• 「ラボ - Q-バス バイシュピールプラチン、ゼルプシュトゲバウト Q-BUS プラティネン」。RunningServer.com (ドイツ語)。 2017年2月14日のオリジナルからアーカイブ。
• DEC STD 160: LSI-11 バス仕様