ビットスライス

ビット スライシングは、ワード長を増やす目的で、より小さなビット幅のプロセッサのモジュールからプロセッサを構築する手法です。理論的には、任意のnビット中央処理装置(CPU) を作成できます。これらの各コンポーネント モジュールは、オペランドの 1 つのビット フィールドまたは「スライス」を処理します。グループ化された処理コンポーネントは、特定のソフトウェア設計の選択された完全なワード長を処理する機能を持つことになります。

ビットスライスはマイクロプロセッサの出現によりほぼ消滅した。最近では量子コンピュータの算術論理ユニット（ALU）やx86 CPUの暗号化などのソフトウェア技術として使用されている。^[1]

ビットスライス プロセッサ (BSP) には通常、1 ビット、2 ビット、4 ビット、8 ビット、または16 ビットの 算術論理ユニット(ALU) と制御ライン (非ビットスライスCPU設計のプロセッサ内部のキャリー信号またはオーバーフロー信号を含む) が含まれます。

たとえば、2 つの 4 ビット ALU チップを、その間に制御線を挟んで横に並べると、8 ビット ALU を形成できます (結果は 2 の累乗である必要はありません。たとえば、3 つの 1 ビット ユニットで 3 ビット ALU を構成できます。^[2]したがって、3 ビット (またはnビット) CPU になりますが、3 ビット、またはそれ以上の奇数ビットを持つ CPU は、大量生産および販売されていません)。4 つの 4 ビット ALU チップを使用して、16 ビット ALU を構築できます。32 ビット ワード ALU を構築するには、8 つのチップが必要です。設計者は、より長いワード長を操作するために、必要な数のスライスを追加できます。

マイクロシーケンサーまたは制御 ROM は、コンポーネント ALU の機能を調整するためのデータと制御信号を提供するロジックを実行するために使用されます。

既知のビットスライスマイクロプロセッサ:

• 2ビットスライス:
  • Intel 3000ファミリー（1974年、現在は製造中止）、例えばIntel 3002とIntel 3001、 SigneticsとIntersilがセカンドソース^[3]
  • Signetics 8X02ファミリー（1977年、現在は製造中止）^[4]
• 4ビットスライス:
  • National IMP ファミリは、主に IMP-00A/520 RALU (MM5750 とも呼ばれる) とさまざまなマスク ROM マイクロコードおよび制御チップ (CROM、MM5751 とも呼ばれる) で構成されています。
    • National GPC/P / IMP-4 (1973)、^[5]ロックウェルによる二次資料
    • National IMP-8、IMP チップセットに基づく 8 ビット プロセッサ。2 つの RALU チップと 1 つの CROM チップを使用。
    • National IMP-16、IMP チップセットに基づく 16 ビット プロセッサ。たとえば、4 つの RALU チップと、IMP16A/521D および IMP16A/522D CROM チップがそれぞれ 1 つずつ (オプションの CROM チップを追加することで、命令セットを追加できます)
  • AMD Am2900ファミリー（1975）、例：AM2901、AM2901A、^[6] AM2903 ^[6]
  • モノリシックメモリ5700/6700ファミリー（1974年）^{[7] [8] [9] [10]例：MMI 5701 / MMI 6701、} ITTセミコンダクターズが二次供給
  • テキサスインスツルメンツ SBP0400 (1975) および SBP0401、最大 16 ビットまでカスケード接続可能
  • テキサスインスツルメンツ SN74181 (1970)
  • Texas Instruments SN74S281とSN74S282
  • テキサスインスツルメンツSN74S481とSN74S482（1976）^[11]
  • フェアチャイルド33705 ^[6]
  • フェアチャイルド 9400 (マクロロジック)、4700
  • モトローラM10800ファミリー（1979）^[12]例えばMC10800 ^[6]
  • Raytheon RP-16 は、4 つの RALU チップと 3 つの CROM チップを使用した 7 つの集積回路で構成された 16 ビット プロセッサです。
• 8ビットスライス:

• • Four-Phase Systems AL1 (1969年、商用製品に使用された最初のマイクロプロセッサと考えられているが、現在は製造中止)
  • テキサスインスツルメンツSN54AS888 / SN74AS888
  • フェアチャイルド100K ^[6]
  • ZMD U830C  [de] ^{[13] [14] [15]} (1978/1981)、最大32ビットまでカスケード接続可能
• 16ビットスライス:
  • AMD Am29100ファミリー
  • シノプシス49C402
  • ZFT ロボトロン/ZFTM ドレスデン U840  [de] (1979/1982)、未発表

ビット スライスは、当時はそのように呼ばれていませんでした。大規模集積回路(LSI、今日のVLSIまたは超大規模集積回路の前身) が登場する前のコンピューターでも使用されていました。最初のビット スライス マシンは、1956 年から 1958 年にかけてケンブリッジ大学数学研究所で構築されたEDSAC 2でした。

1970 年代中期から 1980 年代後半にかけて、コンピュータ システムを機能させるにはどの程度のバス幅が必要かという議論がありました。シリコン チップのテクノロジと部品は、現在よりもはるかに高価でした。よりシンプルで安価な ALU を複数使用することが、コスト効率よく計算能力を高める方法と考えられていました。当時、32 ビットマイクロプロセッサが議論されていましたが、実際に生産されているものはほとんどありませんでした。

UNIVAC 1100シリーズメインフレーム（1950年代に登場した最も古いシリーズの1つ）は36ビットアーキテクチャを採用しており、1979年に導入された1100/60では、最新の集積回路を使用しながら必要なワード幅を実現するために、9個のモトローラMC10800 4ビットALU ^[12]チップが使用されていました。^[16]

当時、16 ビット プロセッサは一般的でしたが高価であり、Z80などの 8 ビット プロセッサは初期の家庭用コンピュータ市場で広く使用されていました。

コンポーネントを組み合わせてビットスライス製品を作成することで、エンジニアや学生は、カスタム構成が可能な既製のコンポーネントを使用して、より強力で複雑なコンピューターをより合理的なコストで作成できるようになりました。ALU の詳細がすでに指定 (およびデバッグ) されていたため、新しいコンピューター アーキテクチャを作成する複雑さは大幅に軽減されました。

主な利点は、ビット スライスによって、 NMOSまたはCMOSトランジスタよりもはるかに高速に切り替わるバイポーラ トランジスタを小型プロセッサで経済的に使用できるようになったことです。これにより、 DSP機能やマトリックス変換など、速度が必要な場所ではるかに高いクロック レートが可能になり 、ディスクリート CPU がそれを実現する前に、 Xerox Altoのように柔軟性と速度の組み合わせを実現できました。

最近では、ビットスライシングという用語は、マシュー・クワン^[17]によって再利用され、汎用CPUを使用して、汎用ロジック命令を使用して単一命令複数データ（SIMD ）操作を実行する複数の並列シンプル仮想マシンを実装する技術を指すようになりました。この技術は、レジスタ内SIMD （SWAR）としても知られています。

これは当初、 Eli Bihamの1997年の論文「ソフトウェアにおける高速な新しいDES実装」^[18]を参考にしたもので、この方法を使用することでDESのパフォーマンスが大幅に向上しました。

量子コンピュータ（ MIPS32命令セットを実行することが提案されている）の回路構造を簡素化し、ハードウェアコストを削減するために、 32ビット高速シングルフラックス量子マイクロプロセッサ用の50GHz超伝導「4ビットビットスライス算術論理ユニット（ALU）」が実証されました。^[19]

• ビットシリアルアーキテクチャ

• ミック、ジョン、ブリック、ジェームズ (1980)。ビットスライスマイクロプロセッサ設計( PDF )。McGraw-Hill。ISBN 0-07-041781-4。

• 「Untwisted: ビットスライスされた TEA タイム」。2013 年 10 月 21 日にオリジナルからアーカイブされました。–ブロック暗号であるTiny Encryption Algorithm (TEA) の教育的なビットスライス実装を紹介するビットスライス入門