Loading article…
 NEC V60 マイクロプロセッサのダイ ショット。 中央下部に「V60 D70616」という名前が表示されている。 | |
| 一般情報 | |
|---|---|
| 発売 | V60: 1986 V70: 1987 V80: 1989 AFPP: 1989 |
| 共通メーカー | |
| パフォーマンス | |
| 最大CPU クロックレート | V60: 16 MHz V70: 20/25 MHz V80: 25/33 MHz AFPP: 20 MHz |
| データ幅 | V60: 16 (整数 32) V70: 32 V80: 32 |
| アドレス幅 | V60：24（整数32） V70：32 V80：32 |
| 仮想アドレス幅 | 32 リニア[1] |
| キャッシュ | |
| L1キャッシュ | V80: 1K/1K |
| アーキテクチャと分類 | |
| 応用 | 組み込みシステム、 ミニコンピュータ、 アーケードゲーム |
| テクノロジーノード | V60: 1.5/1.2 μm V70: 1.5/1.2 μm V80: 0.8 μm AFPP: 1.2 μm |
| マイクロアーキテクチャ | 「V60/V70」、「V80」 |
| 命令セット | NEC V60-V80 [1] |
| 拡張機能 |
|
| 命令数 | V60/V70: 119 V80: 123 |
| 物理的仕様 | |
| トランジスタ |
|
| コプロセッサ | AFPP（μPD72691） |
| パッケージ | |
| 製品、モデル、バリエーション | |
| 製品コード名 |
|
| 歴史 | |
| 前任者 | V20-V50 |
| 後継 | V800シリーズ |
NEC V60 [1] [2]は、1986年からNECが製造しているCISC マイクロプロセッサです。同じ命令セットアーキテクチャ（ISA）でいくつかの改良版が導入され、1987年にはV70 、 1989年にはV80とAFPPが導入されました。これらは[3]現在ルネサスエレクトロニクスが製造しているV800製品ファミリに引き継がれました。
V60ファミリには、Unixベースのユーザアプリケーション指向システム[5]とITRONベースのハードウェア制御指向組み込みシステムの両方をサポートする浮動小数点ユニット[4]（FPU）とメモリ管理ユニット（MMU）およびリアルタイムオペレーティングシステム（RTOS）が含まれています。これらは、 FRMと呼ばれるマルチCPUロックステップフォールトトレラントメカニズムで使用できます。開発ツールには、Ada認定システムMV-4000とインサーキットエミュレータ（ICE）が含まれています。
V60/V70/V80の用途は、回線交換 電話交換機、ミニコンピュータ、航空宇宙 誘導システム、[6] ワードプロセッサ、産業用コンピュータ、さまざまなアーケードゲームなど、幅広い分野に及びました。
導入
NEC V60 [2] [1]は、 NECが1986年から製造しているCISC [7]プロセッサです。[8]これは、日本で市販された最初の32ビット汎用マイクロプロセッサでした。 [9]
V60は、当時としては比較的伝統的な設計に基づいており、[10] [11] [12] [13] [14]、 NECの以前の16ビットVシリーズプロセッサであるV20-V50 [15]から大きく逸脱しており、Intel 8086モデル[7]に基づいていたが、V60はV20/V30をエミュレートする機能を持っていた。[1] : §10
NECの資料によると、このコンピュータアーキテクチャの変更は、高水準プログラミング言語の需要の増加と多様化によるものでした。このような傾向により、バス幅を32ビットに倍増することでパフォーマンスが向上し、多数の汎用レジスタを持つことで柔軟性が向上したプロセッサが求められました。[2] [1]これらはRISCチップの一般的な機能でした。 [16]当時、CISCからRISCへの移行は新興市場に多くの利点をもたらすように思われました。
今日ではRISCチップが一般的であり、数十年にわたって主流となっているIntelのx86や80486などのCISC設計は、マイクロアーキテクチャにRISC機能を内部的に採用しています。[17] [18] Pat Gelsingerによると、レガシーソフトウェアのバイナリ下位互換性はISAの変更よりも重要です。[19]
概要
命令セット
V60（別名μPD70616）はCISCアーキテクチャを維持した。[20]そのマニュアルでは、そのアーキテクチャは「ハイエンドのメインフレームとスーパーコンピュータの特徴」を持ち、不均一な長さの命令、文字列操作を含むメモリ間操作、複雑なオペランドアドレス指定方式を含む完全に直交した命令セットを備えていると説明されている。[1] [2] [16]
家族
V60は内部的には32ビットプロセッサとして動作し、外部的には16ビットデータバスと24ビットアドレスバスを提供する。さらに、V60には32個の32ビット汎用レジスタがある。[1] : §1 その基本アーキテクチャはいくつかの派生製品で使用されている。1987年にリリースされたV70 (μPD70632)は、32ビット外部バスを提供する。1989年に発売されたV80 (μPD70832) [21]は、オンチップキャッシュ、分岐予測器、複雑な操作におけるマイクロコードへの依存度が低いなど、シリーズの集大成である。[22]
ソフトウェア
V60-V80シリーズ用に開発されたオペレーティングシステムは、一般的にリアルタイム処理に重点を置いている。UnixやITRONのリアルタイムバージョンを含むいくつかのOSがこのシリーズに移植された。[23] [24]
V60/V70は日本の様々なアーケードゲームで使用されていたため、その命令セットアーキテクチャはMAME CPUシミュレータでエミュレートされています。[25]最新のオープンソース コードはGitHub リポジトリから入手できます。[26]
FRMS
3 つのプロセッサはすべて、フォールト トレラント コンピュータ システムを可能にするFRM (Functional Redundancy Monitoring) 同期マルチ モジュラーロックステップメカニズムを備えています。このメカニズムには、同じモデルの複数のデバイスが必要で、そのうちの 1 つが「マスター モード」で動作し、他のデバイスは「チェッカー モード」でマスター デバイスを監視します。2 つ以上のデバイスが同時に「フォールト出力」ピンを介して異なる結果を出力した場合、外部回路によって多数決決定を行うことができます。さらに、不一致の命令の回復方法 (「再試行によるロールバック」または「例外によるロールフォワード」) を外部ピンを介して選択できます。[27] [28] [1] : §11 [21] [29] [30] : §3–229、266
V60
V60プロセッサの開発は1982年に矢野洋一の指揮の下、約250人のエンジニアによって開始され、[31] 1986年2月にデビューしました。[32] 6段パイプライン、内蔵メモリ管理ユニット、浮動小数点演算を備えていました。1.5μm 設計ルールの2層アルミニウムCMOSプロセス技術を使用して製造され 、 13.9×13.8mm 2のダイに375,000個のトランジスタを実装しました。[8] [33] 5Vで動作し、当初は68ピンPGAにパッケージ化されていました。[34]最初のバージョンは16MHzで動作し、3.5MIPSを達成しました。 [ 33]発売時のサンプル価格は100,000円（588.23ドル）に設定されていました。 1986年8月に本格的な生産に入りました。[33]
セガは1990年代にほとんどのアーケードゲーム機にこのプロセッサを採用した。セガシステム32とセガモデル1アーキテクチャの両方でV60がメインCPUとして使用された。（後者はより低コストのμPD70615バリアントを使用していたが、[35]これはV20/V30エミュレーションとFRMを実装していない。[36] [37]）V60はSSVアーケードアーキテクチャのメインCPUとしても使用された。これはSeta、Sammy、Viscoによって共同開発されたためこのように名付けられた。[38]セガは当初、セガサターンコンソールのベースとして16MHzのV60を使用することを検討していたが、 PlayStationが33.8MHzのMIPS R3000Aプロセッサを採用したという知らせを受けて、代わりに量産モデルにデュアルSH-2設計を選択した。[39]
1988年、NECはUnix愛好家向けにPS98-145-HMW [40]というキットを発売した。このキットには、 PC-9800コンピュータシリーズの特定のモデルに差し込めるV60プロセッサボードと、 UNIX System VポートであるPC-UX/V Rel 2.0 (V60)の配布版が15枚の8インチフロッピーディスクに収録されていた。このキットの希望小売価格は450,000円だった。[40] NECグループ各社はV60プロセッサを積極的に採用した。最初のターゲットの一つであった電話回線交換機はV60を使用していた。1991年には、NECはワードプロセッサ製品ラインを文豪ミニ（日本語では文豪ミニ）シリーズ5SX、7SX、7SDに拡大した。これらの製品では、高速アウトラインフォント処理にV60を使用し、メインシステムプロセッサには16MHzのNEC V33を使用した。[41] [42]さらに、V60マイクロコードの変種は、当時日本で最速だったNECのMS-4100ミニコンピュータシリーズにも採用されました。 [43] [44] [45]
V70
V70 (μPD70632) は、外部バスを内部バスと同じ 32 ビットに増やすことで V60 を改良した。これも 2 層メタルプロセスで 1.5 μm で製造された。14.35 × 14.24 mm 2 のダイには 385,000 個のトランジスタがあり、132 ピンのセラミックPGAにパッケージングされていた。MMUはデマンド ページングをサポートしていた。浮動小数点ユニットはIEEE 754に準拠していた。[29] 20 MHz バージョンは 6.6 MIPS のピーク性能を達成し、1987 年 8 月の発売時に 100,000 円 (719.42 ドル) で販売された。当初の生産能力は月 20,000 個であった。[46]その後の報告では、 12.23×12.32mm2のダイに1.2マイクロメートルCMOSで製造されたと説明されている。[21] V70は2サイクルの非パイプライン（T1-T2）外部バスシステムを備えていたが、V60は3または4サイクル（T1-T3/T4）で動作した。[21] [2]もちろん、内部ユニットはパイプライン化されていた。
V70はセガのシステムマルチ32 [47]とジャレコのメガシステム32に使用された。（後者のシステムのプリント基板に搭載されたV70の写真を参照。）[48]
JAXAは、 ITRON RX616オペレーティングシステムを搭載したV70の派生型を、H-IIA運搬ロケットの誘導制御コンピュータ、あかつき（金星探査機）などの衛星、国際宇宙ステーション（ISS）のきぼうモジュールに組み込みました。[6] [49] [50] H -IIAロケットは日本国内で配備されましたが、ペイロードには外国の衛星も含まれていました。JAXAのLSI（MPU / ASIC）ロードマップに記載されているように、このV70派生型は「32ビットMPU（H32 / V70）」と呼ばれ、その開発は、おそらくテスト（QT）フェーズを含めて「1980年代半ばから1990年代前半」でした。[51] : 9 [52]この派生型は、2013年にHIREC社が製造し、2011年頃に開発が完了したMIPS64-5Kfアーキテクチャに基づくHR5000 64ビット、25MHzマイクロプロセッサに置き換えられるまで使用されました。 [53] [54] [55] [56]
V70の「宇宙環境データ取得」は、きぼう国際宇宙ステーション曝露部で実施されました。
V80
V80 (μPD70832) [21]は1989年春に発売された。オンチップキャッシュと分岐予測器を組み込んだことで、 Computer Business ReviewによってNEC の486 と評された。[58] [59] V80 の性能は、アプリケーションによって V70 の 2 ～ 4 倍であった。たとえば、V70 と比較して、V80 には 32 ビットのハードウェア乗算器があり、整数乗算マシン命令を完了するために必要なサイクル数が 23 から 9 に削減された。(より詳細な違いについては、以下のハードウェアアーキテクチャのセクションを参照してください。) V80 は、0.8 マイクロメートル CMOS プロセスで製造され、ダイ面積は14.49 × 15.47 mm 2で、980,000 個のトランジスタが実装されていた。 280ピンPGAにパッケージングされ、25MHzと33MHzで動作し、ピーク性能はそれぞれ12.5MIPSと16.5MIPSと主張された。V80には、命令とデータの両方に別々の1KBのオンダイキャッシュがあった。64エントリの分岐予測器があり、これにより5%の性能向上が見られた。V80の発売価格は、33MHzモデルが1200ドル、25MHzモデルが960ドルとされた。45MHzモデルは1990年に予定されていたと言われていたが[59] 、実現しなかった。
V80は、μPD72691 co-FPPとμPD71101シンプル周辺チップを搭載し、 RX-UX832リアルタイムUNIXオペレーティングシステムとX11-R4ベースのウィンドウシステムを実行する産業用コンピュータに使用されました。[60] [61]
AFPP（共同FPP）
AFPP（Advanced Floating Point Processor）（μPD72691）は、浮動小数点演算用のコプロセッサです。[62] V60/V70/V80自体は浮動小数点演算を実行できますが、専用のハードウェアがないため非常に低速です。 1989年、V60/V70/V80のかなり弱い浮動小数点性能を補うために、NECはIEEE 754仕様に従って32ビット単精度、64ビット倍精度、および80ビット拡張精度の演算を行うこの80ビット浮動小数点コプロセッサを発売しました。[4] [21]このチップは、 20MHzで動作しながらベクトル行列乗算を実行し、6.7MFLOPSの性能を発揮しました。これは1.2マイクロメートルの二層金属CMOSプロセスを使用して製造され、 11.6×14.9mm 2のダイに433,000個のトランジスタが収められました。[4] 68ピンPGAにパッケージ化されました。このコプロセッサは専用バスを介してV80に接続され、共有メインバスを介してV60またはV70に接続され、ピーク性能が制限されました。[21]
ハードウェアアーキテクチャ
V60/V70/V80 は、基本的なアーキテクチャを共有していました。32 個の 32 ビット汎用レジスタがあり、最後の 3 つはスタック ポインタ、フレーム ポインタ、引数ポインタとしてよく使用され、高級言語 コンパイラの呼び出し規約によく一致していました。[29] [63] V60 と V70 には 119 個のマシン命令があり、[29]その数は V80 ではわずかに増加して 123 個になりました。命令の長さは1 バイトから 22 バイトの間で不均一であり、 [1] 2 つのオペランドを取り、どちらもメイン メモリのアドレスにすることができます。[21] V60 のリファレンス マニュアルを調べたPaul Vixie は、これを「非常にVAX風のアーキテクチャで、V20/V30 エミュレーション モード (つまり、Intel 8086/8088 ソフトウェアを実行できる) を備えています」と説明しました。[64]
V60-V80 には、4 GB の仮想アドレス空間を4 つの 1 GB セクションに分割するメモリ管理ユニット(MMU) [8] [62]が組み込まれており、各セクションはさらに 1,024 の 1 MB領域に分割され、各領域は 256 の 4 KBページで構成されています。V60/V70 では、4 つのレジスタ (ATBR0 から ATBR3) にセクション ポインタが格納されますが、「エリア テーブル エントリ」(ATE) とページ テーブル エントリ (PTE)はオフチップ RAM に格納されます。V80 では、ATE レジスタと ATBR レジスタが統合され (どちらもオンチップで、PTE エントリのみが外部 RAM に格納されます)、 1 回のメモリ読み取りが不要になり、トランスレーション ルックアサイド バッファ(TLB) ミスの実行が高速化されました。[21]
V60/70 の TLB は 16 エントリのフルアソシエイティブで、マイクロコードで置換が行われます。一方、V80 は 64 エントリの 2 ウェイ セットアソシエイティブTLB を備え、置換はハードウェアで行われます。V70 では TLB 置換に 58 サイクルかかり、他の命令のパイプライン実行が中断されました。V80 では、ページが同じ領域にあるかどうかに応じて、TLB 置換に 6 サイクルまたは 11 サイクルしかかかりません。V80 では、プロセッサの残りの部分と並行して動作する独立した TLB 置換ハードウェア ユニットがあるため、パイプラインの中断は発生しません。[21]
これら3つのプロセッサはすべて同じ保護メカニズムを使用しており、プログラムステータスワードを介して4つの保護レベルが設定されています。リング0はプロセッサ上の特別なレジスタセットにアクセスできる特権レベルです。[21]
これら3つのモデルはすべて、バスフリーズ、命令再試行、チップ交換信号を備えたビザンチンフォールトトレランス方式で3つのCPUを使用するトリプルモード冗長構成をサポートしています。 [21] [28] V80では、データバスとアドレスバスにパリティ信号が追加されました。[21]
V60/V70では文字列操作はマイクロコードで実装されていたが、V80ではフルバススピードで動作するハードウェアデータ制御ユニットによって補助されていた。これにより、V80では文字列操作がV60/V70よりも約5倍高速になった。[21]
浮動小数点演算は、プロセッサ ファミリ全体でマイクロコードで実装されているため、かなり低速です。V60/V70 では、32 ビット浮動小数点演算の加算/乗算/除算には 120/116/137 サイクルかかり、対応する 64 ビット浮動小数点演算には 178/270/590 サイクルかかります。V80 には、浮動小数点演算のフェーズ (たとえば、符号、指数、仮数への分解) に対するハードウェア アシストが限定的にあるため、その浮動小数点ユニットは V70 の最大 3 倍の効率があると主張され、32 ビット浮動小数点演算には 36/44/74 サイクル、64 ビット演算には 75/110/533 サイクル (加算/乗算/除算) かかります。[21]
オペレーティングシステム
Unix (非リアルタイムおよびリアルタイム)
NECは、リアルタイムシステムを含むユーザーアプリケーション指向のシステム向けに、UnixオペレーティングシステムのいくつかのバリアントをV60/V70/V80プロセッサに移植した。NECのV60用UNIX System Vの最初のバージョンは、 PC-UX/V Rel 2.0（V60）と呼ばれていた。 [65]（以下の外部リンクの写真も参照）。NECは、V60/V70/V80で実行するために、リアルタイム操作に重点を置いたUnixバリアントを開発した。リアルタイムUNIX RX-UX 832と呼ばれるこのバージョンは、2層カーネル構造を持ち、すべてのタスクスケジューリングはリアルタイムカーネルによって処理される。[5] RX-UX 832のマルチプロセッサバージョンも開発され、MUSTAD（Multiprocessor Unix for Embedded Real-Time Systems）と名付けられた。[66] MUSTARDを搭載したコンピュータプロトタイプは、8つのV70プロセッサを使用している。FRM機能を利用し、要求に応じてマスターとチェッカーの構成を構成および変更することができる。[67] [68]
ITRON（リアルタイム）
ハードウェア制御指向の組み込みシステム向けに、 NECはITRONベースのリアルタイムオペレーティングシステムRX616をV60/V70向けに実装した。[27] [23] 32ビットのRX616は、 V20-V50向けの16ビットRX116から派生したものだ。[46] [24]
FlexOS（リアルタイム）
1987年に、デジタルリサーチ社もFlexOSをV60とV70に移植する計画を発表しました。 [69]
CP/M および DOS (レガシー 16 ビット)
V60は、 V20/V30エミュレーションモードを使用して、 CP/MおよびDOSプログラム（V20-V50シリーズから移植）を実行することもできました。[33] 1991年のInfoWorldの記事によると、Digital Researchはある時点でV60用のConcurrent DOSのバージョンに取り組んでいましたが、V60/V70プロセッサがPCクローンで使用するために米国に輸入されなかったため、リリースされることはありませんでした。[70]
開発ツール
C/C++ クロスコンパイラ
NECは開発ツールキットと統合開発環境（IDE）の一部として、独自のCコンパイラPKG70616「V60/V70用ソフトウェア生成ツールパッケージ」を持っていました。[71]さらに、GHS（Green Hills Software）はネイティブモードのCコンパイラ（MULTI）を作成し、MetaWare, Inc.（現在はARC International経由のSynopsys）はV20/V30（Intel 8086）のエミュレーションモード用のHigh C/C++と呼ばれるコンパイラを作成しました。[72] [18] ：謝辞 Cygnus Solutions（現在はRed Hat）もGCCを拡張GNUコンパイラシステム（EGCS）フォークの一部として移植しましたが、[73]公開されていないようです。[74] [75]
2018年現在[アップデート]、プロセッサ固有のディレクトリnecv70は、RedHatのnewlib C言語ライブラリ（libc.aおよびlibm.a）にまだ残っています。[76]最近のメンテナンスはSourceware.orgで行われているようです。最新のソースコードはgitリポジトリから入手できます。[77]
MV-4100 Ada 83 認定システム
Ada 83認定の「プラットフォーム システム」は MV-4000 と名付けられ、「MV4000」として認定されました。この認定は、V70プロセッサ ボードが接続されたVMEbus (IEEE 1014) ベースのシステムで実行されるリアルタイム UNIX RX-UX 832 OS を利用したターゲット システムで行われました。クロス コンパイラのホストはNEC エンジニアリング ワークステーション EWS 4800 で、そのホスト OS であるEWS-US/VもUNIX System Vベースでした。[78] [79] [80] [81]
このプロセッサはAETECH, Inc.からAda-83の検証を受けており[78]、Adaコンパイラ検証機能テストを実行しています[82]。
評価ボードキット
NECは、V60/V70用のプラグイン評価ボードキットをいくつかリリースしました。
インサーキットエミュレータ
IE-V60によるオンチップソフトウェアデバッグサポート
NEC は、V60/V70 チップ自体にエミュレータチップ機能があったため、V60 をベースに独自の完全 (非ROMおよび非JTAG ) プローブベースのインサーキットエミュレータIE-V60 を開発しました。IE-V60 は、NEC が製造した最初の V60 用インサーキットエミュレータでした。また、PROM プログラマ機能も備えていました。セクション 9.4、p. 205 [2] NEC はこれを「ユーザーフレンドリーなソフトウェアデバッグ機能」と表現しました。チップには、ユーザーが指定したアドレスへのデータ読み取り (または書き込み) や、2 つのブレークポイントの同時設定など、さまざまなトラップ例外があります。セクション 9 [1]
外部バスステータスピン
外部バスシステムは、3つのステータスピンを使用してバスの状態を示します。ステータスピンは、分岐後の最初の命令フェッチ、連続命令フェッチ、TLB データアクセス、単一データアクセス、およびシーケンシャルデータアクセスなどの状態を通知する3つのビットを提供します。セクション6.1、p. 114 [2]
V80 によるデバッグ
これらのソフトウェアおよびハードウェアのデバッグ機能は、V80にも組み込まれていました。ただし、V80にはインサーキットエミュレータが搭載されていませんでした。これは、リアルタイム UNIX RX-UX832やリアルタイム ITRON RX616などのソフトウェアの存在により、そのような機能が不要になったためと思われます。Unixが起動すると、デバイスドライバやアプリケーションソフトウェアの開発にインサーキットエミュレータは必要ありません。必要なのは、ターゲットデバイスで動作する C コンパイラ、クロスコンパイラ、およびGDB-Tkなどのスクリーンデバッガです。
64758 hp
Hewlett-Packard (現在はKeysight ) は、HP 64700シリーズシステム上に構築されたV70用のプロービングポッドベースのインサーキットエミュレーションハードウェアを提供しました。 [83] [84]これは、 HP 64000シリーズの後継機種、具体的にはHP 64758です。 [85] [86] [83]これにより、ロジックアナライザのようなトレース機能が有効になります。このテスト機器は、逆アセンブルされた ソースコードを自動的に表示し、トレースデータを表示し、オブジェクトファイルなしで表示します。[83]また、ソースコードとオブジェクトファイルが提供され、それらがDWARF形式でコンパイルされている場合は、高級言語の ソースコードを表示します。 V60 (10339G) 用のインターフェイスもカタログにありました。[86]ただし、長いプロービングポッドケーブルには「特別グレード認定」デバイス、つまり高速グレードのV70が必要でした。
HP 64758: メインユニット、サブユニット、ホストインターフェイス
ソフトウェアオプション
ハードウェアオプション
欠点
V80の戦略的失敗マイクロアーキテクチャ
開発段階では、V80はIntel 80486と同等の性能を持つと考えられていたが[87]、最終的には多くの異なる機能を持つことになった。V80の各命令の内部実行には少なくとも2サイクルが必要だったが、i486では1サイクルで済んだ。V80の内部パイプラインは非同期にバッファリングされているように見えたが、i486のそれは同期だった。言い換えれば、V80の内部マイクロアーキテクチャはCISCだったが、i486のそれはRISCだった。両方のISAは長い非均一CISC命令を許可していたが、i486はより広い128ビットの内部キャッシュメモリバスを持っていたのに対し、V80は32ビット幅だった。この違いは、それぞれのダイの写真で見ることができる。[21] [18] [22] [17]この設計は性能の観点から致命的だったが、NECは変更しなかった。 NEC は、同じレジスタ転送レベルで物理設計を再設計することもできたかもしれないが、そうしなかった。
商業的成功の欠如
V60-V80アーキテクチャは商業的に大きな成功を収めなかった。[32]
V60、V70、V80は、1989年と1990年のNECカタログにPGAパッケージで掲載されていました。[88] [89] 1995年のNECカタログには、V60とV70（PGAバージョンだけでなくQFPパッケージもあり、V20/V30エミュレーションとFRM機能を省いたV60の低コスト版μPD70615も含まれていました）が、さまざまなチップセットと一緒に掲載されていましたが、V80はこのカタログでは提供されていませんでした。[36]同じカタログの1999年版には、V60-V80製品は掲載されなくなりました。[90]
後継者
V800シリーズ
1992年にNECは新しいモデルであるV800シリーズ32ビットマイクロコントローラを発売しましたが、メモリ管理ユニット（MMU）は搭載していませんでした。[91] Intel i960およびMIPSアーキテクチャに触発されたRISCベースのアーキテクチャと、 JARL（ジャンプおよびレジスタリンク）やロードストアアーキテクチャなどの他のRISCプロセッサ命令を搭載していました。
この時点で、リアルタイム Unix などの V60/V70 の膨大なソフトウェア資産は放棄され、後継機に返却されることはありませんでしたが、Intel はそのようなシナリオを回避しました。
V800シリーズには、V810、V830、V850ファミリーの3つの主要なバリエーションがありました。[92] [3] [93]
V820 (μPD70742) は、V810 (μPD70732) のシンプルな派生版ですが、周辺機器も搭載されています。
V840という名称は、日本人の四面体恐怖症のため、省略された可能性がある（58ページ[36]を参照）。日本語の「4」の発音の1つは「死」を意味するため、死番虫（正確には「死番虫」） のような名前は避けるべきである。
2005年時点ではすでにV850の時代であり、V850 ファミリは大きな成功を収めている。[94] 2018年現在、ルネサスV850ファミリおよびRH850ファミリと呼ばれ、それぞれV850/V850E1/V850E2およびV850E2/V850E3 CPUコアが搭載されている。これらのCPUコアは、オリジナルのV810コアのISAを拡張したもので、[95] V850コンパイラで動作する。[96]
最新のソフトウェアベースのシミュレーション
まめ
V60/V70は多くの日本のアーケードゲームに使用されていたため、愛好家向けに複数の古いアーケードゲームをエミュレートするMAME（Multiple Arcade Machine Emulatorの略）には、それらの命令セットアーキテクチャのCPUシミュレータが含まれています。[25]これは、開発者向けではなくユーザー向けの一種の命令セットシミュレータです。
これはMAME開発チームによって維持されています。C ++で書かれた最新のオープンソース コードはGitHubリポジトリから入手できます。[97] optable.hxxファイル内の操作コードはV60のものと全く同じです。 [1]
参照
参考文献
- ^ abcdefghijkl NEC (1986年11月)。μPD70616プログラマーリファレンスマニュアル（予備版）。インターネットアーカイブ、501(c)(3)非営利団体。EPUB
、KINDLE、PDF、テキスト付きPDF、FULL TEXTなどが利用可能。
- ^ abcdefg カニ、ケンジ博士 (1987 年 4 月)。Vシリーズマイクロコンピュータ2 [ Vシリーズマイクロコンピュータ2 ]。丸善。ISBN
978-4621031575
本書は日本電気(株)が、気付いてはじめて開発した32ビットマイクロプロセッサV60について解説したものである
。 - ^ ab 鈴木 宏明; 酒井 俊親; 針谷 久雄; 矢野 洋一 (1995-04-25). 「0.9 V、2.5 MHz CMOS 32 ビットマイクロプロセッサ」 . IEICE Transactions on Electronics . E78-C (4): 389–393. ISSN 0916-8516 . 2018-01-09に取得。
概要:
5 段パイプライン構造と 1 K バイトのダイレクトマップ命令キャッシュを備えた 32 ビット RISC マイクロプロセッサ「V810」は、0.9 V で 2.5 MHz 動作を 2.0 mW の消費電力で実現しています。電源電圧は 0.75 V まで下げることができます。狭いノイズマージンを克服するために、すべての信号は擬似静的回路技術によってレールツーレール振幅に設定されています。このチップは、0.8 μm の二重金属層 CMOS プロセス技術によって製造され、7.4 mm×7.1 mm のダイに 240,000 個のトランジスタを統合しています。
- ^ abc Nakayama, T.; Harigai, H.; Kojima, S.; Kaneko, H.; Igarashi, H.; Toba, T.; Yamagami, Y.; Yano, Y. (1989 年 10 月). 「ベクトル/マトリックス命令を備えた 6.7 MFLOPS 浮動小数点コプロセッサ」. IEEE Journal of Solid-State Circuits . 24 (5): 1324–1330. Bibcode :1989IJSSC..24.1324N. doi :10.1109/JSSC.1989.572608. ISSN 1558-173X.
要約:
24 のベクトル/マトリックス命令と 22 の数学関数を実装する 80 ビット浮動小数点コプロセッサについて説明します。このプロセッサは、水平型マイクロ命令の制御下で、浮動小数点加算/丸めとパイプライン乗算を同時に実行できます。 SRT 除算法と CORDIC 三角法アルゴリズムは、コストパフォーマンスに優れた実装に使用されています。並列演算を使用することで、20 MHz でのベクトル行列乗算で 6.7 MFLOPS のパフォーマンスが達成されました。ベクトル/行列命令は、従来の加算および乗算命令よりも約 3 倍高速です。チップは、11.6 x 14.9 mm/sup 2/ ダイ サイズに 433,000 個のトランジスタを含む 1.2 μm の二重金属層 CMOS プロセスで製造されています。
- ^ ab 水橋由紀子; 寺本正之郎 (1989 年 8 月). 「リアルタイム UNIX オペレーティングシステム: RX-UX 832」.マイクロプロセッシングとマイクロプログラミング. 27 (1–5): 533–538. doi :10.1016/0165-6074(89)90105-1.
要約:
この論文では、リアルタイム UNIX オペレーティングシステムの要件、設計コンセプト、および NEC の 32 ビットマイクロプロセッサである v60/v70 マイクロプロセッサ用の RX-UX 832 リアルタイム UNIX オペレーティングシステムの実装について説明します。RX-UX 832 は、リアルタイムカーネル、ファイルサーバー、および Unix スーパーバイザの 3 つのモジュールで構成されるビルディングブロック構造を採用して実装されています。リアルタイム応答性を保証するために、固定優先度タスクスケジューリング方式、連続ブロックファイルシステム、およびフォールトトレラント機能などのいくつかの機能強化が導入されました。
したがって、RX-UX 832 を使用すると、システム設計者は標準の Unix をマンマシン インターフェイスとして使用して、高度な操作性を備えたフォールト トレラント システムを構築し、高性能マイクロチップ上で高品質のソフトウェア アプリケーションを提供できます。
- ^ ab 「あかつき：金星に再び夜明けが訪れる」 2015年12月11日. 2018年1月7日閲覧。
- ^ ab Hardenbergh, Hal W (1988). 「RISC、CISC、および Fabs」。Programmer 's Journal . 6 (2). Avant-Garde Creations: 15.
これまで、NEC V60/70 と AT&T WE32 ファミリの 2 つの 32 ビット CISC チップについては触れてきませんでした。NEC V20/25/30/50 とは異なり、V60/70 はIntel アーキテクチャに基づいてい
ません
。NEC は、V60/70 を組み込みアプリケーションにターゲットとしています。...
Googleブックス - ^ abc Yamahata, Hitoshi; Suzuki, Nariko; Koumoto, Yasuhiko; Shiiba, Tadaaki (1987-02-06). "マイクロプロセッサV60のアーキテクチャ" [マイクロプロセッサV60] (PDF) .マイクロコンピュータ研究会技術報告 43-2 (in Japanese). 1987 (8(1986-ARC-043)). 情報処理学会: 1–8. AN10096105.
このレポートでは、シングルチップ 32 ビット CMOS VLSI マイクロプロセッサ V60 について説明します。これは、1.5 um 設計ルールの二重金属層 CMOS プロセス技術を使用して実装され、375,000 個のトランジスタを統合しています。デマンド ページング用の仮想メモリ管理ユニットと、IEEE-754 浮動小数点標準に準拠した浮動小数点演算を統合しています。 V20/V30エミュレーションモードを使用することで、16ビットCPU(V30)のオブジェクトプログラムを直接実行できます。命令フォーマットはコンパイラのコード生成フェーズに適しています。高級言語およびオペレーティングシステム用に237の命令が用意されています。16ビットデータバスで16MHz動作時に3.5MIPS(100万命令/秒)を実行できます。
- ^ Sakamura, Ken (1988年4月). 「最近の動向」(PDF) . IEEE Micro . 8 (2): 10–11. ISSN 0272-1732 . 2018年1月8日閲覧。NEC
の独自CPUであるV60/V70は、日本初の商用ベースの汎用32ビットマイクロプロセッサです。
- ^ Rowen, C.; Przbylski, S.; Jouppi, N .; Gross, T.; Shott, J.; Hennessy, J. (1984). 「パイプライン化された 32 ビット NMOS マイクロプロセッサ」。1984 IEEE 国際固体回路会議。技術論文ダイジェスト。第 XXVII 巻。pp. 180–181。doi : 10.1109 / ISSCC.1984.1156607。S2CID 42147153。Stanford
MIPS
- ^ シャーバーン、RW;カテベニス、MGH。ダヤダ州パターソン。スイス、スパンコール (1984)。 「大きなレジスタ ファイルを備えた 32 ビット NMOS マイクロプロセッサ」。IEEE ソリッドステート回路ジャーナル。19 (5): 682–689。Bibcode :1984IJSSC..19..682S。土井：10.1109/JSSC.1984.1052208。ISSN 0018-9200。S2CID 23195124.UCB
RISC-II
- ^ Riordan, T.; Grewal, GP; Hsu, S.; Kinsel, J.; Libby, J.; March, R.; Mills, M.; Ries, P.; Scofield, R. (1988). 「MIPS M2000 システム」。Proceedings 1988 IEEE International Conference on Computer Design: VLSI。pp. 366–369。doi :10.1109 / ICCD.1988.25724。ISBN
0-8186-0872-2. S2CID 60801545.
MIPS M2000 (R2000) - ^ Namjoo, M.; Agrawal, A.; Jackson, DC; Quach, L. (1988). 「SPARC アーキテクチャの CMOS ゲート アレイ実装」。論文ダイジェスト。COMPCON Spring 88 第 33 回 IEEE コンピュータ ソサエティ国際会議。pp. 10–13。doi : 10.1109/ CMPCON.1988.4818。ISBN
0-8186-0828-5. S2CID 21078114.
SPARC、第 1 世代。 - ^ Kohn, L.; Fu, SW (1989). 「1,000,000 トランジスタ マイクロプロセッサ」IEEE 国際固体回路会議、1989 ISSCC。技術論文ダイジェスト 。pp . 54–55。doi : 10.1109 /ISSCC.1989.48231。S2CID 58413700。Intel
860
- ^ NEC (1997年6月). 16ビットVシリーズ; 説明書 (第5版). インターネットアーカイブ、501(c)(3)非営利団体。EPUB
、KINDLE、PDF、FULL TEXTなどが利用可能です。
- ^ ab ヘネシー：スタンフォード大学、ジョン L; パターソン：カリフォルニア大学バークレー校、デビッド A. (2007)。コンピュータアーキテクチャ：定量的アプローチ（第 4 版）。Morgan Kaufmann Publishers。ISBN
978-0-12-370490-0オープンアクセス：
EPUB、KINDLE、PDF、FULL TEXTなどが利用可能です。 - ^ ab Fu, B.; Saini, A.; Gelsinger, PP (1989). 「i486 プロセッサのパフォーマンスとマイクロアーキテクチャ」。1989 IEEE 国際コンピュータ設計会議の議事録: コンピュータとプロセッサにおける VLSI。 pp. 182–187。doi :10.1109/ICCD.1989.63352。ISBN
0-8186-1971-6. S2CID 62082864。Intel
80486
概要:
i486 マイクロプロセッサには、8kB キャッシュを内蔵した、入念に調整された 5 段パイプラインが含まれています。RISC (縮小命令セット コンピュータ) プロセッサにのみ使用されていたさまざまな手法を使用して、平均命令を 1.8 クロックで実行します。これは、前身の 386 マイクロプロセッサから 2.5 倍の削減に相当します。パイプラインとクロック数の比較について詳しく説明します。さらに、オンチップ浮動小数点ユニットが含まれており、387 数値コプロセッサから 4 倍のクロック数削減を実現しています。この目標を達成するために使用されたマイクロアーキテクチャの強化と最適化 (そのほとんどはシリコン集約型ではありません) について説明します。386 マイクロプロセッサと 387 数値コプロセッサのすべての命令は、完全に互換性のある方法で実装されています。 - ^ abc Crawford, JH (1990 年 2 月). 「i486 CPU: 1 クロック サイクルで命令を実行する」. IEEE Micro . 10 (1): 27–36. CiteSeerX 10.1.1.126.4216 . doi :10.1109/40.46766. ISSN 0272-1732.
- ^ 「設計が古くなったにもかかわらず、x86 は依然として主流である」CNET。
- ^ Wade, James (1996 年 10 月 1 日)。「マイクロプロセッサ市場における技術変動の源と割合に関するコミュニティレベルの分析」。Academy of Management Journal。39 ( 5): 1218–1244。doi : 10.2307 /256997。ISSN 0001-4273。JSTOR 256997。RISCテクノロジを使用しなかったスポンサーは、NEC、AT&T、および TRON 標準のフォロワーでした。これら 3 つのマイクロプロセッサはすべて、パフォーマンス を最優先するユーザー向けに特化されていました。日立のマイクロ
プロセッサは、日本の開発者が RISC の代替として実行可能であると示唆した高性能 CISC テクノロジである TRON 標準に準拠していました。AT&T チップは、最高級のミニコンピュータのようなコンピューティング システムを構築するのに適したチップとして描写されました。同様に、NEC の V60 と V70 は、NEC の 36 ビット メインフレーム コンピュータの 1 つをモデルにしています。
- 半導体製造技術の進歩により、浮動小数点ユニットとメモリ管理ユニットを1つのマイクロプロセッサチップに統合することが可能になりました。また 、マイクロプロセッサの設計者は、特に
パイプ
ライン
構造 に関して、メインフレームコンピュータの設計で使用される手法を実装することもできます。V60、V70、V80のアーキテクチャは、これらの進歩によって可能になりました。V60とV70は、NECの最初の32ビットマイクロプロセッサであり、応用システムに必要なほぼすべての機能をチップに組み込んでいます。命令セットは高級言語指向の構造、オペレーティングシステムのサポート機能、高信頼性システムのサポート機能を提供します。V80も同じアーキテクチャを採用し、キャッシュメモリや分岐予測機構により、より高いパフォーマンスを実現しています。V80はV70の2～4倍のパフォーマンスを実現しました。
- ^ ab 金子 平沖; 鈴木 成子; 和深 宏; 前村 浩二 (1990 年 3 月 1 日). 「V80 の実現とシステム サポート機能」 . IEEE Micro . 10 (2). ACM: 56–69. doi :10.1109/40.52947. ISSN 0272-1732. S2CID 2634866.
要約:
11 ユニット、32 ビットの V80 マイクロプロセッサの全体的な設計上の考慮事項のアーキテクチャの概要を示します。このマイクロプロセッサには、2 つの 1kB キャッシュ メモリと、マイクロプロセッサの新機能である分岐予測メカニズムが含まれています。V80 のパイプライン処理と、マルチプロセッサおよび高信頼性システム向けのシステム サポート機能について説明します。V80 サポート機能を使用することで、マルチプロセッサおよび高信頼性システムが、パフォーマンスの低下なしに実現されました。パイプライン処理を改善するために、キャッシュ メモリと分岐予測機構が使用されました。さまざまなハードウェア機能が通常のマイクロプログラムに取って代わり、高いパフォーマンスが確保されました。
- ^ ab 下島 健彦; 寺本 正則 (1987). 「V60 リアルタイム オペレーティング システム」.マイクロプロセッシングとマイクロプログラミング. 21 (1–5): 197–204. doi :10.1016/0165-6074(87)90038-X. ISSN 0165-6074.
概要:
この論文では、32 ビット マイクロプロセッサ リアルタイム オペレーティング システムの要件、設計目標、および V60/V70 リアルタイム オペレーティング システム (RTOS) とそのプログラミング サポートの実装について説明します。
- ^ ab もんでん、ひろし;寺本 隆司古賀 正典 (1986-03-14) 「V60用アルタイムOSの検討 －32ビットI-TRONに向けて－」 [V60用リアルタイムOSの検討 ～32ビットI-TRONに向けて～] (PDF)。SIG (ARC) テクニカルレポート(日本語)。1986年（19(1985-ARC-061)）。情報処理学会：1-8． AN10096105。
オープンアクセス
- ^ ab "MAME:/src/emu/cpu/v60/v60.c". Mamedev.org. 2014年2月22日時点のオリジナルよりアーカイブ。2014年2月15日閲覧。
- ^ “mamedev/mame”. GitHub . 2020年5月17日閲覧。
- ^ ab Kimura, S.; Komoto, Y.; Yano, Y. (1988 年 4 月). 「V60/V70 の実装と FRM 機能」. IEEE Micro . 8 (2): 22–36. doi :10.1109/40.527. S2CID 9507994.
要約:
日本で最初の商用ベースの汎用 32 ビット マイクロプロセッサである V60/V70 について説明します。その機能には、オンチップ浮動小数点演算、高水準言語指向アーキテクチャ、ソフトウェア デバッグ サポート、および高レベルのシステム信頼性を促進するサポート機能が含まれます。高い信頼性が非常に重要であるため、V60/V70 には機能冗長性監視 (FRM) サポート機能が含まれています。この説明では、全体的な設計上の考慮事項、アーキテクチャ、実装、ハザード検出と制御、および FRM 機能について説明します。 V60/V70 は TRON リアルタイム オペレーティング システム仕様を採用しています。
- ^ ab 矢野 勇; 河本 勇; 佐藤 勇 (1988 年春)。「V60/V70 マイクロプロセッサとそのシステム サポート機能」。論文ダイジェスト。COMPCON 88 年春第 33 回 IEEE コンピュータ ソサエティ国際会議。pp. 36–42。doi : 10.1109 /CMPCON.1988.4824。ISBN
0-8186-0828-5. S2CID 9186701。
概要:
2 つの先進的な 32 ビット マイクロプロセッサ、V60 と V70 (それぞれ mu PD70616 と mu PD70632)、およびオペレーティング システムと高信頼性システムに対するそれらのサポート機能について説明します。3 つのオペレーティング システム機能、つまり仮想メモリ サポート機能、コンテキスト スイッチ機能、および非同期トラップ機能について説明します。高信頼性システム実装の基本メカニズムである FRM (機能冗長性監視) について説明します。FRM を使用すると、複数の V60 (または V70) が構成を形成し、システム内の 1 つのプロセッサがマスターとして機能し、他のプロセッサがモニターとして機能するシステムを設計できます。冗長コアに 3 つの V60 を使用する FRM ボードを紹介します。 - ^ abcd 高橋 俊也; 矢野 洋一 (1988-01-21). "V60/V70アーキテクチャ" [V60/V70マイクロプロセッサのアーキテクチャ] (PDF) .情報処理学会技術報告. 1988 (4(1987-ARC-069)). 57–64. AN10096105.
このレポートでは、V60/V70 32ビットマイクロプロセッサのアーキテクチャについて説明します。このアーキテクチャは、豊富な汎用レジスタセット、高級言語指向の命令セット、科学技術アプリケーションに適した浮動小数点データ処理、信頼性の高いシステム構成をサポートするFRM (Functionality Redundancy Monitoring)動作モードなど、さまざまな機能を単一のシリコンダイに統合しています。これらの機能を紹介します。
- ^ 1987 マイクロコンピュータデータブック: Vol. 2 (PDF) . NEC. 1986 年 8 月. pp. 3-229–3-232.
- ^ 矢野洋一 (2012年4月). 『32ビット・マイコン「V60」開発物語』（PDF）日本半導体歴史博物館。2018-01-08に取得。
「Encore 2012 #75」（pdf） .会報「Encore」（日本語）. 75.半導体産業専門家協会：17～20. 2012年4月. 2018年1月8日閲覧。 - ^ ab David T. Methé (1991). グローバル産業における技術競争: アメリカ産業のマーケティングと計画戦略。Greenwood Publishing Group。p. 128。ISBN 978-0-89930-480-9。
- ^ abcd Dataquest、「Japanese Semiconductor Industry Service」、1986年第1四半期、p. 18（この多巻アーカイブのpdf p. 44）
- ^ Dataquest、「日本の半導体産業サービス」、1987 年第 1 四半期、p. 18 (この多巻アーカイブの pdf p. 182)
- ^ "MAME:/src/mame/drivers/model1.c". Mamedev.org. 2014年4月3日時点のオリジナルよりアーカイブ。2014年2月15日閲覧。
- ^ abc NEC (1995年10月). 「半導体選択ガイド」(PDF) (第10版). 2016年3月4日時点のオリジナル(PDF)からのアーカイブ。
- ^ 「NEC半導体選択ガイド 1995年10月版」（PDF）。2024年1月25日閲覧。
- ^ "MAME:/src/mame/drivers/ssv.c". Mamedev.org. 2014年4月3日時点のオリジナルよりアーカイブ。2014年2月15日閲覧。
- ^ リチャード・タン。「STS 145 ケーススタディ セガ：企業間対立がゲームデザインに与える影響」（PDF） 。 2014年2月22日にオリジナル（PDF）からアーカイブ。
「サターンは元々、NEC V60チップで16MHzで動作していました。これを、ほぼ2倍の速度である33.8MHzで動作するプレイステーションCPU（
MIPS
R3000A 32ビット
RISC
チップ）と比較してください。セガのスタッフの1人によると、中山が初めてプレイステーションの設計仕様を受け取ったとき、彼は「今まで見た中で最も怒った」人で、R＆D部門全体をオフィスに呼び出して怒鳴り散らしていました。デュアルオペレーションのために別のCPUを追加することでこれを補おうとしましたが、この解決策はシステムの開発を非常に困難にし、鈴木裕自身によると「100人のプログラマーのうち1人だけがサターンの潜在能力を最大限に活用できました。」"
- ^ ab 「型番: PS98-145-HMW、品名: PC-UX/V(Rel2.0)(V60)」。NEC製品シート。
- ^ 文豪ミニ5RXの「高速アウトラインフォントスムージング」 TVCMがYouTubeで公開
- ^ “文豪ミニ 5SX、文豪ミニ 7SX、文豪ミニ 7SD – コンピュータ博物館”. Museum.ipsj.or.jp 。2017 年 4 月 22 日に取得。
- ^ 桜井 健夫、大泉 修 (1986). 「NECスーパーミニコンピュータMS4100シリーズの概要、NEC技報」。NEC技報、Vol.39、Iss.11、 pp113-124、1986年11月: 113–124。
- ^ 「MS-4100シリーズ - コンピュータ博物館」. museum.ipsj.or.jp . 2018年1月7日閲覧。
- ^ 「MS4100シリーズ」. dbnst.nii.ac.jp . 2018年1月8日閲覧。
- ^ ab Dataquest、「Japanese Semiconductor Industry Service」、1987年第2四半期、p. 21（この多巻アーカイブのpdf p. 223）
- ^ "MAME:/src/mame/drivers/segas32.c". Mamedev.org. 2014年4月3日時点のオリジナルよりアーカイブ。2014年2月15日閲覧。
- ^ "MAME:/src/mame/drivers/ms32.c". Mamedev.org. 2014年4月3日時点のオリジナルよりアーカイブ。2014年2月15日閲覧。
- ^ 「きぼうハンドブック」(PDF) . JAXA。 2007 年 9 月。p. 101.
- ^ 「宇宙環境データ取得装置搭載型ペイロード（SEDA/AP）」iss.jaxa.jp . JAXA. 2007-03-30.
- ^ 「JAXAのLSI（MPU/ASIC）ロードマップ、p. 9; 前面を除く」（PDF）。JAXAクリティカルパーツの開発状況、2008年。JAXA。
- ^ 「JAXA EEE部品の開発状況」（PDF）。JAXA重要部品の開発状況、2008年。JAXA。
- ^ MIPS64 5Kf プロセッサ コア データシート(PDF) (01.04 版)。MIPS Technologies Inc. 2005-01-31。2018-02-20 のオリジナル(PDF)からアーカイブ。
- ^ 林 暢之 ロケット誘導制御コンピュータ、NECテクニカルジャーナル、Vol.6、No.1/2001、pp.145-148
- ^ 「JAXA認定EEE部品・材料データベース：重要部品」JAXA 2018年1月7日閲覧。
- ^ Voica, Alex (2015-07-29). 「バック・トゥ・ザ・フューチャー: 64 ビット MIPS CPU が太陽系の起源を探る – MIPS」mips.com . MIPS. 2018-02-20 時点のオリジナルよりアーカイブ。
- ^ “国際宇宙ステーション「きぼう」船外プラットフォーム搭載宇宙環境計測ミッション装置（SEDA－AP）” [宇宙環境データ取得装置 – ISS 搭載ペイロード (SEDA-AP) – 「きぼう」船外実験施設] (PDF ）（日本語）。 52～53ページ。 2018 年 1 月 26 日のオリジナル(PDF)からアーカイブされました。
- ^ NEC がインテルの 80486 に対する V80 を発表 - Computer Business Review、1989 年 3 月 15 日 背景:www.cbronline.com/news/nec_launches_v80_answer_to_intels_80486
- ^ ab NEC は 930,000 個のトランジスタを搭載した V80 でインテルの 80486 に対抗できるかもしれない - Computer Business Review、1989-04-06 背景:www.cbronline.com/news/nec_may_have_the_edge_with_its_930000_transistor_v80_answer_to_intels_80486
- ^ 辻修;小宮山悟；土肥敏之岩城哲也（1992年7月） 「情報機器工業用コンピュータμPORT-III」.明電時報(225): 24–32. ISSN 0386-1570。
- ^ 佐々木久雄;佐藤 章唐鎌敏夫（1993年5月） 『工業用コンピュータμPORT-IIIと応用事例』.明電時報(230): 41-44. ISSN 0386-1570。
- ^ ab Majithi, Kenneth (1987). 「新世代のマイクロプロセッサ」. IEEE Micro . 7 (4): 4–5. doi :10.1109/MM.1987.304873. ISSN 0272-1732.
日本も高性能マイクロプロセッサの新設計に積極的に取り組んでいます。NEC の V60 および V70 マイクロプロセッサは、MMU だけでなく、チップ上に算術浮動小数点ユニットも搭載したアーキテクチャを使用しています。日立と富士通は、TRON オペレーティングシステムに適合したマイクロプロセッサファミリを共同で製造しています。これらのプロセッサには、命令パイプラインと命令およびスタックキャッシュが組み込まれています。ただし、NEC とは異なり、FPU 機能はチップ外にあります。
- ^ 「GNU コンパイラ内部」。
- ^ 「Google グループ – NEC V60/V70 に関するコメント」2017 年 4 月 22 日閲覧。
- ^ 雅則、寺本; 赤羽健治 良彦、和田; 由紀子、水橋; 滋、川また（1986年10月）。 「UNIX System V を V60 SYSTEMS に移植する」(pdf) .全国大会講演論文集.第 33 回(アーキテクチャおよびハードウェア).日本情報学会：163–164 。2018-01-07に取得。
- ^ 鈴木 典久 (1992 年 1 月)。共有メモリマルチプロセッシング。MIT プレス。p. 195。ISBN 978-0-262-19322-1。
- ^ 「共有メモリマルチプロセッシングに関する国際シンポジウム (ISSMM)」(PDF)。科学情報速報。第16巻第3号。海軍研究局アジア事務所。1991年7月～9月。2～3ページ。2021年3月1日時点のオリジナルよりアーカイブ(PDF) 。
- ^ 鈴木則久編 (1992)。共有メモリマルチプロセッシング。MIT プレス。pp. 195ff。ISBN 978-026219322-1。
- ^ 「Digital Research、FlexOS 286 リアルタイム製造オペレーティングシステムを発表」。Computer Business Review。1987年 1 月 15 日。2013 年 1 月 18 日時点のオリジナルよりアーカイブ。2018年 9 月 15 日閲覧。
- ^ Brett Glass (1991年5月6日). 「Answer Line」. InfoWorld : 72. ISSN 0199-6649.
- ^ NEC. 「マイクロプロセッサと周辺機器のデータブック」.
- ^ 「MetaWare High C/C++」EDM/2。
- ^ Cygnus Solutions. 「gcc/gcc-926/config.sub」。Apple Inc. 2018年1月7日閲覧。
- ^ Cygnus Solutions (1999-02-25)。 「config.sub で CYGNUS LOCAL を EGCS LOCAL に置き換えるパッチ」。gcc-patches (メーリング リスト)。
皆さん、
次のパッチを提出したいと思います。 このパッチは、すべての CYGNUS LOCAL を EGCS LOCAL に名前変更します。 少し正確になったようです! :-)
よろしくお願いします。
Nick
- ^ Cygnus Solutions (1999-02-25)。 「Re: config.sub で CYGNUS LOCAL を EGCS LOCAL に置き換えるパッチ」。gcc-patches (メーリング リスト)。
私には、これは誤った作業のように思えます。
変更が本当に Cygnus 固有のものである場合、Egcs に含めるべきではありません。 それ以外の場合は、config.sub マスター コピーにマージする必要があります (ちなみに、そのメンテナンスは Ben が行っています)。
- ^ 「GNU による埋め込み: Newlib」。Embedded。2001 年 12 月 28 日。2023年 10 月 2 日閲覧。
- ^ “Newlib-cygwin.git / history”. Sourceware.org . 2020年. 2020年5月22日閲覧。
- ^ ab 「Ada 83 認定プロセッサ リスト」。Archive.adaic.com。1998 年 3 月 31 日。2014 年 2 月 15 日に閲覧。
- ^ ab "MV-4000". Chipcatalog.com. 2018年1月7日時点のオリジナルよりアーカイブ。2014年2月15日閲覧。
- ^ 48シリーズの歴史（EWS 4800 NECコンピュータを参照）
- ^ ラットクリフ、マーク編 (1995)。Ada Yearbook 1995。IOS Press。p . 198。ISBN 9789051992182. 2020年5月22日閲覧。
- ^ 「Ada コンパイラ検証手順 – バージョン 5.0」。Adaリソース協会。1997 年 11 月 18 日。2020年5 月 22 日閲覧。
- ^ abc 「NEC Vシリーズマイクロプロセッサ向けHPエミュレータおよび開発ソリューション」（PDF）。Keysight。p. 13。2018年1月7日閲覧。
- ^ 「HPコンピュータミュージアム」。2018年1月7日閲覧。
- ^ 「64758G V70 20MHz エミュレーション サブシステム 512KB」。Keysight。2018 年 1 月 8 日時点のオリジナルよりアーカイブ。2018年 1 月 8 日閲覧。
- ^ ab 「Agilent Test & Measurement Discontinued Products」（PDF） 。Keysight。p. 97。 2018年1月8日時点のオリジナル（PDF）からアーカイブ。2018年1月8日閲覧。
- ^ 「NEC V80」。groups.google.com。Googleグループ。
- ^ NEC (1989年6月)。インテリジェント周辺機器データブック。インターネットアーカイブ、501(c)(3)非営利団体。p. 18。
- ^ NEC (1990年5月)。シングルチップマイクロコントローラデータブック。インターネットアーカイブ、501(c)(3)非営利団体。p. 30。
- ^ NEC (1999年4月). 「半導体選択ガイド」(PDF) (第17版). 2018年1月8日時点のオリジナル(PDF)からのアーカイブ。
- ^ 針貝久雄;楠田正織；小島慎吾；森山正俊；家永隆志矢野 洋一 (1992-10-22) 「低消費電力・低電圧動作の32ビットマイクロプロセッサV810」[低消費電力・低電圧動作の32ビットRISCマイクロプロセッサ]。情報処理学会 SIG Technical Reports。1992 (82 (1992-ARC-096)): 41–48。
要約:
組み込み制御用の高度な 32 ビット RISC マイクロプロセッサ。本稿ではV810について紹介します。 V810は高性能かつ用途に合わせた機能を備えています。 V810 は他の RISC チップよりも消費電力が少なくなります。 V810 は、2.2V で動作する初の 32 ビット RISC マイクロプロセッサです。 V810 チップは、0.8μm CMOS 二重金属層プロセス技術を使用して製造され、7.7×7.7mm
2 の
ダイに 240,000 個のトランジスタを統合しています
。
- ^ 「NEC、ARMをゲートアレイに統合」EDN 。 2017年4月22日閲覧。
- ^ Suzuki, K.; Arai, T.; Nadehara, K.; Kuroda, I. (1998). 「V830R/AV: 組み込みマルチメディア スーパースカラ RISC プロセッサ」. IEEE Micro . 18 (2): 36–47. doi :10.1109/40.671401. ISSN 0272-1732.
概要:
V830R/AV の MPEG-2 ビデオおよびオーディオ データのリアルタイム デコードにより、実用的な組み込みプロセッサ ベースのマルチメディア システムが可能になります。
- ^ NEC (2005 年 5 月). 「マイクロコントローラおよび開発ツール選択ガイド」(PDF) .
- ^ 「新しい GCC コンパイラ。« Virtual Boy Development Board « Forum « Planet Virtual Boy」。planetvb.com。2019年 5 月 30 日時点のオリジナルよりアーカイブ。
- ^ 「V850 および RH850 組み込みソフトウェア ソリューション」。ghs.com。Green Hills Software。
- ^ “MAMEdev – V60”. GitHub . 2020年5月26日閲覧。
さらに読む
- Yano, Y; Iwasaki, J; Sato, Y; Iwata, T; Nakagawa, K; Ueda, M (1986 年 2 月)。オンチップ仮想メモリ管理機能を備えた 32b CMOS VLSI マイクロプロセッサ。ソリッドステート回路会議。技術論文ダイジェスト。1986 IEEE International。Vol. XXIX。IEEE。pp. 36–37。doi : 10.1109 /ISSCC.1986.1156924。S2CID 57668899。実行ユニット (EXU) は、
マイクロプログラムされた 32b データ パス プロセッサで、32 個の 32b 汎用レジスタ、16 個の 32b スクラッチ パッド レジスタ、64b バレル シフタ、32b 算術論理ユニット (ALU)、および 2 つの制御レジスタを備えています。 - Kaneko, H; Miki, Y; Koya, K; Araki, M (1986 年 11 月)。「6 段パイプライン構造の 32 ビット CMOS マイクロプロセッサ」。1986 ACM Fall Joint Computer Conference の議事録。IEEE Computer Society Press。pp. 1000–1007。
概要: 32 ビット マイクロプロセッサは、従来の汎用コンピュータ システムやミニコンピュータ システムで実現されていた高度なデータ処理能力を、はるかに低コストで実現するキー デバイスです。従来の 32 ビット マイクロプロセッサは、チップ上に製造できるデバイスの数によって、適切なハードウェアを使用した優れたアーキテクチャと設計を採用するしかできませんでした。仮想メモリ管理や...
- 黒澤 明; 山田 健; 岸本 明; 森 健; 西口 直樹 (1987 年 5 月)。「フル カスタム VLSI マイクロコンピュータ チップ用の実用的な CAD システム アプリケーション」。IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems。6 (3): 364–373。doi : 10.1109 /TCAD.1987.1270281。ISSN 1937-4151。S2CID 7394658。概要: この論文では、レイアウトと検証のための実用的な CAD システム アプリケーションを紹介し、フル カスタム VLSI マイクロコンピュータ チップの生産を可能にします。CAD システムは、マスク レベル レイアウトと混合したシンボリック レイアウト、最適化 として
の圧縮、および完全に自動化された検証の 3 つの設計手法をサポートします。面積最適化では、シンボリック レイアウトおよびコンパクタ サブシステムが、任意の寸法の直交レイアウト パターンを緩い配置方法で柔軟に記述することをサポートします。レイアウト パターンには、パス データ、ポリゴン データ、およびシンボリック セルが含まれます。電力および遅延最適化では、コンパクタがレイアウト データを圧縮し、配線とイオン注入層の抵抗と容量の両方を減らします。この機能は、新世代のコンパクタの先駆けです。レイアウト データを手動で行う場合よりも 10 ～ 15 パーセント小さい形式に圧縮できることに重点を置く必要があります。検証サブシステムは、30 項目を超えるあらゆる種類のエラーを検出できます。電気ルール チェックの新しい機能は、CMOS 回路の相補ロジック エラーを調査することです。これら 3 つの設計方法論の相乗効果により、いくつかの重要な利点がもたらされました。1 つは、ユニークなランダム ロジックの最も複雑な設計プロセスで、人員が半分以上削減されたことです。もう 1 つは、手動で圧縮した場合よりも 365 ミル/sup 2/ 小さい 1600 トランジスタの圧縮出力です。チップ上の回路実装は、15 MHz を超えるクロック レートで動作します。これは、シリコン初の成功例です。これは、100,000 個を超えるトランジスタで構成されるフルカスタム VLSI マイクロコンピュータ チップで達成されました。
外部リンク
- V60のダイ写真；日経BP社より
- V60のダイ写真；半導体歴史博物館所蔵
- PGAパッケージに搭載された V60 のダイ写真(非常に鮮明、中国語)
- PGAパッケージの V60 のダイ写真、セラミック キャップを取り外した状態 (中国語)
- セラミック キャップ シールドとガラス シールドを備えたPGAパッケージの V60 の写真
- ブログ: PS98-145-HMW キット: NEC PC-9801スロット用「PC-UX/V」 ディスク 15 枚と「V60 サブボード」付き
- 記事: PGA パッケージの V70 とH-IIA ロケット(英語)
- セガ バーチャ レーシングの NEC V60 CPU ボードの写真(英語)
- サイト: 「System 16」 -セガ System 32ハードウェア (英語)
- サイト: 「System 16」 -セガ モデル 1ハードウェア (英語)
- サイト: 「System 16」 - セガ システム マルチ 32 ハードウェア (英語)
- V60 (μPD70616) および V70 (μPD70632) のオリジナル ドキュメントは、ここから入手できます。
- AFPP (μPD72691) のデータシートはここから入手できます。
- ルネサス V850 ファミリ Web サイト
- ルネサスRH850ファミリーWebサイト