Loading article…
 白色セラミックC4040のバリエーション | |
| 一般情報 | |
|---|---|
| 発売 | 1974 |
| 製造中止 | 1981年[1] |
| 共通メーカー | |
| パフォーマンス | |
| 最大CPU クロックレート | 500kHz～740kHz |
| データ幅 | 4ビット |
| アドレス幅 | 12ビット（多重化） |
| アーキテクチャと分類 | |
| テクノロジーノード | 10μmプロセス |
| 命令セット | 4ビット（BCD指向） |
| 物理的仕様 | |
| トランジスタ |
|
| パッケージ |
|
| 歴史 | |
| 前任者 | インテル 4004 |
| サポート状況 | |
| サポートされていません | |
Intel 4040 (「フォーティフォーティ」) は、Intelが設計・製造した2番目の4ビットマイクロプロセッサです。1974年にIntel 4004の後継として発表された4040は、 10μmプロセスで製造され、シリコンゲートエンハンスメントロードPMOSロジックテクノロジを採用しています。4040には3,000個のトランジスタ[2]が搭載され、 1秒あたり約62,000命令を実行できました。
一般的なパフォーマンス、バスレイアウト、算術論理ユニット(ALU) は 4004 と同一でした。主な改良点は、より大きな 24 ピンのデュアル インライン パッケージを使用したことで、16 ピンの 4004 よりも 8 本多くのピンが使用されました。これらのうち 2 本は、4004 には存在せず大きな見落としと考えられていた割り込みを実装するために使用されました。さらに 2 本は停止/停止システムを実装し、プロセッサを低電力モードにするとともに、デバッグをはるかに容易にするシングルステップ操作を可能にしました。別のピンは、 2 番目の読み取り専用メモリ(ROM) のバンク選択に使用され、プロセッサがアドレス指定できる ROM の量が 4004 の 2 倍になりました。
これらの新しいピンを利用するために、命令セットが拡張され、元の 46 命令から 60 命令に増加しました。さらに、内部レジスタ ファイルとプッシュダウン スタックが拡張され、迅速な割り込み処理がサポートされました。
説明
4004
4004 は電子計算機で使用するために設計されており、その設計ノートの多くはこの役割に関連しています。たとえば、プログラム コードはRAM ではなく、読み取り専用メモリ専用の領域からのみ読み取ることができます。RAM チップを使用して「ROM スペース」を実装することはできますが、そのメモリ領域に書き込むことができる命令はなく、RAM スペースからプログラム コードを読み取ることができる命令もありませんでした。システムは ROM でシステム プログラムを提供し、少量の RAM はデータ専用に使用されます (使用される場合)。通常の使用では、内部の「インデックス レジスタ」は計算中のストレージに使用され、16 個の 4 ビット レジスタは、計算機で使用されるデータ形式である 8 桁の 2 進化10 進数値を 1 つ保持できます。また、アドレスを保持するための 4 つの 12 ビット レジスタがあり、最上位はプログラム カウンタで、次の 3 つはサブルーチン呼び出しのプッシュダウン スタックとして動作しました。
ピン数を 16 に減らすために、オリジナルの 4004 にはデータ ピンが 4 本しかなく、データとアドレスの両方に多重化されていました。追加のピンは、アドレスが ROM にあるか、RAM の複数の「バンク」の 1 つにあるかを示していました。アドレスは 12 ビット長であったため、アドレスの表現には、その後の読み取りまたは書き込みとともに 3 サイクルかかり、外部回路はサイクル間でアドレスの 4 ビット部分をラッチする必要がありました。命令は 8 ビットであったため、次の命令をロードするには多くのサイクルが必要であり、当時としては比較的高速なサイクル時間にもかかわらず、パフォーマンスが低下していました。
4040
4040 は基本的に 4004 の拡張版であり、両方の利点を活用するために、ピン、レジスタ、および新しい命令が追加されました。
4004 には ROM ピンが 1 つしかありませんでしたが、4040 では ROM のバンクを 2 つにするために ROM ピンがもう 1 つ追加されました。これにより、ROM アドレスは実質的に 12 ビットから 13 ビット、つまり 8 kB に増加しました。2 つのラインをバイナリエンコードして 4 つのバンクをサポートできる後期の設計とは異なり、4004 および 4040 で使用される ROM チップではこれらのラインをチップ選択ピンのように使用していたため、2 つのラインでサポートできるバンクは 2 つだけでした。
4004 には割り込みがなかったため、大きな制限がありました。4040 では、割り込みを呼び出すための新しい入力ピンと、割り込み信号が認識され、処理されていることを示す出力ピンが追加されました。割り込みでは戻りアドレスも保存する必要があるため、スタック レジスタ ファイルは 3 エントリから 7 エントリに拡張されました。[注 1]
割り込みハンドラコードは通常、割り込みコードが使用できるようにレジスタに値を保存し、最後にメモリから値をコピーしてプロセッサを元の割り込み前の状態に戻します。この設計のマルチサイクル メモリ アクセスでは、これは非常に遅くなります。これに対処するために、8 つのレジスタが新しい「バンク 1」に追加され、元の 16 個のレジスタは遡及的に「バンク 0」になりました。プログラマーは重要なデータをバンク 0 の最初の 8 個のレジスタに配置しようとするというアイデアでした。割り込みを受信すると、ハンドラ コードはバンクを交換する命令を呼び出し、バンク 1 のレジスタがバンク 0 のレジスタ 0 から 7 をオーバーライドします。次に、ハンドラ コードはこれらの 8 個のレジスタをローカル データに使用し、元の値はそのままにします。ハンドラが完了すると、単にバンク 0 を元に戻します。これにより、切り替え時間が 1 つの命令に短縮され、割り込み応答時間が大幅に改善されました。
他に追加されたのは、入力停止ピンと、それに関連する出力停止確認応答です。これらは、システムが入出力やその他の CPU 以外のタスクを実行している間にプロセッサを停止するために使用できますが、プロセッサをシングルステップで実行できるようにすることで、デバッグに広く使用されました。プロセッサが停止モードの場合、チップのハードウェアのほとんどは低ドレイン、高インピーダンス状態になり、電力消費が削減されます。マシン サイクル クロックは、チップを再び起動するために必要な割り込み コントローラを含む外部デバイスのために実行され続け、これらのコントローラが同期していることに依存していました。
これらの新機能を活用するために、命令セットには 14 個の新しい命令が追加され、合計は 60 個になりました。
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
特徴
- データバス: 4ビット
- アドレス バス: ROM の場合は 12 ビット (データ バスに多重化されます。アドレスの送信には 4004 と同様に 3 つのバス サイクルが必要です)、バンク切り替えコマンドを使用すると実質的に 13 ビット、RAM の場合は実質的に 10 ビットまたは 8 ビット (8 ビットの直接アドレスと 4 つのうちの 1 つ、つまり 2 ビット相当のバンク選択。追加の 256 個の「ステータス」メモリ位置では、全体の 8 ビット アドレス空間から読み取りまたは書き込みを行うために I/O コマンドを使用する必要がありました)
- 電圧: −15 V DC
- 動作周波数: 500～740kHz メインクロック (2 フェーズ、オーバーラップ)、62500～92500 8 クロックマシンサイクル/秒、各命令の読み取りと実行には 1 または 2 マシンサイクルが必要で、均等な混合で 740kHz でおよそ平均 62kIPS になります 。 [注 2]
- パフォーマンス: 2 つの 32 ビット (8 桁 BCD) 数を加算するのに約 850 μs の実行時間、つまり 1 秒あたり約 1175 回の演算と 1 桁のペアあたり約 10 マシン サイクルが必要であると主張されています。[注 3]
デザイナー
フェデリコ・ファギンがプロジェクトを提案し、建築を考案し、設計を主導しました。詳細設計はトム・イネスが担当しました。
新しいサポートチップ
- 3216および3226 4ビットパラレルバスドライバ[注4]
- 4101 – 256 x 4ビットスタティックRAM [注5]
- 4201 – クロック ジェネレーター、500 ～ 740 kHz、4.000 ～ 5.185 MHz 水晶を使用
- 4207 – 汎用8ビット出力ポート
- 4209 – 汎用8ビット入力ポート
- 4211 – 汎用 8 ビット I/O ポート
- 4265 - プログラム可能な汎用I/O。4ビットI/Oポートが4つあります。これらのポートとインターフェースするようにプログラムできるソフトウェア選択可能なモードが14あります。このプロセッサだけでなく、8080Aプロセッサともインターフェースできます。1976年3月にサンプル在庫がありました。[3] [4]
- 4269 - プログラム可能なキーボード/ディスプレイ。このチップセットには、これらのポートの処理方法を制御する命令を介してシステムソフトウェア構成が含まれています。サンプル数量は3月（1976年）に入手可能でした。[3] [5]
- キーボード機能: キーが押されると割り込みを生成します。CPU にサービスを提供する前に、最大 8 文字のFIFOバッファを保存します。センサー、パネル スイッチ、およびフル テレタイプライター サイズをサポートするキーボードとインターフェイスできます。キー入力のエンコード、ポーリング、文字入力バッファの保存、およびキーボードのオーバー エントリ回復が可能です。
- ディスプレイ機能: 最大 128 個の要素またはライトのディスプレイまたはインジケータ アレイを操作および更新します。また、最大 20 文字を駆動できるBurroughs Self-Scanディスプレイなどのガス放電ディスプレイもサポートします。
- 4289 – 標準メモリインターフェース（4008/4009の代替）[注 6]
- 4308 – 1K x 8ビットROMと4 x 4ビットIOポート[注7]
- 4316 – 2K x 8ビットROM [注8]
- 4702 – 256 x 8ビットEPROM [注9]
コンピュータでの使用
4040は、 1975年初頭にリリースされたインテルのIntellec 4 Mod 40開発システムのマイクロコンピュータで初めて使用されました。 [6] Byte誌によると、インテル4040をベースに設計された最初のサードパーティ製マイクロコンピュータは、1975年後半にアラバマ州ハンツビルのComp-Sultants社がリリースしたMicro 440でした。 [7]
参照
注記
- ^ デフォルトでは、最初の割り込みが確認されるとそれ以上のサービスは無効になり、RTI でのみ再度有効にできるため、1 レベルの割り込みのみがサポートされていました。つまり、3 つの深さのサブルーチン内で発生する割り込み自体の中に 3 レベルのサブルーチン スタックが許可されますが、特定のコマンドを使用して検出を強制的にオンに戻すことができます。
- ^ これは完全に正確ではない可能性があり、4004 の特性に基づいています。追加された命令の中には、特に割り込み処理に必要な外部レジスタ スタッキングなど、実行に追加のサイクルが必要な場合がありますが、これが当てはまるかどうかはドキュメントで明確にされていません。停止/ステップは、当然ながら「実行」に数百万サイクルかかる可能性がある特殊なケースですが、これらは基本的に通常のプログラム フローの「外部」で発生するため、速度の計算にはカウントされません。
- ^ 同様に、4004 の性能に基づくと、「850 μs」は初期の Intel のパンフレットで主張されていたやや丸められた数字であり、特に正確ではないかもしれませんが、合計実行時間は約 79 または 80 マシン サイクルとなり、これは 1 桁のペアあたり 10 サイクル、1 桁のペアあたり 9 サイクルプラスセットアップと必要な後処理の 7 サイクル、または 1 桁のペアあたり 8 サイクルプラス 15 サイクル (... など) のいずれかにうまく収まります。実際の命令の組み合わせは指定されていないため、ソース コードと命令実行時間のリストの両方がなければ、確信を得ることはできません。4004 よりも 4040 でより効率的な加算ルーチンが可能だったかもしれませんが、追加の命令はこれを実現する明確な方法を示唆しておらず、割り込みや停止可能性の欠如など、以前のチップのより明らかな欠点に対処することに重点を置いているようです。
- ^ 外部 I/O デバイスに「高」電流 (~25mA) 処理能力を提供します。4289 専用と言われていますが、設計はかなり汎用的であり、単体の 4004/4040 にも適応できる可能性があります。
- ^つまり、4 つの 4002 の メインストレージを 1 つの個別に選択可能なチップに統合しますが、4 ビットの I/O ポートも、追加の 64 ワードの I/O コマンド アクセス「ステータス」メモリも備えていません。専用の 8 ビット アドレス バスと 2 つの独立した 4 ビット データ入力および出力バスを備えているため、4101 は 4289 のダウンストリーム ペリフェラルとしてのみ使用することを目的としています。これは、SRAM が「書き込み可能なプログラム メモリとして使用」されるという主張によってさらに強調されていますが、これは、4004 または 4040 単体では実現できません。
- ^ 4004 または 4040 に「標準」メモリ (8 ビット パラレル データおよび/または最大 12 ビット パラレル アドレッシング、後者は 8 ビット アドレスと 4 ビット バイナリ チップ セレクトの形式) とデバイスを接続できるほか、RAM をプログラム メモリとして使用することもできます (4289 は、反対側に何が接続されているかに関係なく、プロセッサに対して通常の 4001 ROM のように見えるようにインストールできます。さらに、4001 が提供するのと同じ 4 つの I/O ラインも提供します)。2 つの 4289 を使用する 4040 は、比較的単純な分離アドレッシング スキームと少数の 4101 と 4308 (たとえば、6KB ROM と 1KB RAM の場合は 3x 4308 と 8x 4101) で、2KB セグメントで最大合計 8KB の ROM と RAM のさまざまな組み合わせを提供できます。
- ^ 4 つの別々の 4001 を 1 つのチップに直接置き換えます。これには、論理チップ アドレス 0 ～ 3、4 ～ 7、8 ～ 11、および 12 ～ 15 に対応する 4 つの「メタル」バリアントが用意されており、4001 の 16 のオリジナル バージョンをシミュレートします。
- ^ 4289 の下流で使用することを意図しており、11 ビットのパラレル アドレス入力バスと独立した 8 ビットのパラレル データ出力バス、および 3 つのバイナリ コード チップ選択ラインを備えています (これにより、4004/4040 と互換性のないアドレス指定方式で最大 16KB の ROM をいくつかの異なるレベルで提供できます。ただし、追加のハードウェアや特別なプログラミング技術なしで 4289 によって直接アドレス指定できるのは、2 つの 4316、つまり 4KB の ROM、または 1 つの 4316 と RAM のみです)。
- ^ すなわち、電子的に消去されるのではなく紫外線で消去され、また、4289で使用するために設計されており、独立した8ビットの並列アドレス入力バスとデータ出力バスを備えている。
参考文献
- ^ 「CPU のライフサイクル」。CPUShack。2005年。
- ^ ab "cpu-collection.de >> Intel >> 4040". www.cpu-collection.de .
- ^ ab Intel Corporation、「Intel MCS-40 4 ビット システム向けに 4269 および 4265 プログラマブル I/O コンポーネントを導入」、Intel Microcomputer News、第 3 巻、第 1 号、1976 年 1 月、3 ページ
- ^ Intel Corporation、「4265 プログラマブル汎用 I/O デバイス」、Intel データ カタログ 1976、1976 年 2 月、7-22 ページ
- ^ Intel Corporation、「4269 プログラマブル キーボード ディスプレイ デバイス」、Intel データ カタログ 1976、1976 年 2 月、7-39 ページ
- ^ スタッフライター (1975 年 3 月)。「Intel が 4/Mod 40 を発表」。Microcomputer Digest 1 ( 9)。Microcomputer Associates: 1、3～4 – インターネット アーカイブ経由。
- ^ Helmers, Carl T. Jr. 編 (1975 年 12 月)。「Micro-440」。Byte (4)。Byte Publications: 89 – インターネット アーカイブ経由。
さらに読む
- ChipDB データシート: i4040 (PDF)
- Bitsavers: MCS-40 ユーザーズ マニュアル、1974 年 11 月 (PDF)
- ウィキチップ: MCS-40
- パストレイザー: i4040 メモリ構成
- Intel-Vintage: メモリチップ
- CPUゾーン: MCS-4チップセット
- CPUゾーン: i4702