iCE (FPGA)

iCE は、ラティスセミコンダクター社が製造する低電力フィールドプログラマブルゲートアレイ(FPGA)ファミリーに使用されるブランド名です。このファミリーの部品は「世界最小の FPGA」というキャッチフレーズで販売されており、ポータブルデバイスやバッテリー駆動デバイス (携帯電話など) での使用を目的としています。^[1]これらのデバイスでは、デバイスのメインプロセッサまたはシステムオンチップからタスクをオフロードするために使用されます。これにより、メインプロセッサとその周辺機器は低電力状態になるか、完全に電源をオフにすることができ、バッテリー寿命が延びる可能性があります。

Lattice は、2011 年の SiliconBlue Technologies 買収の一環として iCE ブランドを取得しました。

シリコンブルーテクノロジーズ株式会社

2011 年に買収された後、SiliconBlue が使用するロゴ。
会社種別	プライベート
業界	集積回路
設立	2005年4月12日[2] ( 2005年4月12日)
創設者	カピル・シャンカール（CEO） ジャック・ペン（CTO） アンドリュー・チャン（エンジニアリング担当副社長） ジョン・バークナー（製品定義）
廃止	2011年12月9日 ( 2011年12月9日)
運命	ラティスセミコンダクターに買収
本部	カリフォルニア州サンタクララ 、 アメリカ合衆国[2]
製品	FPGA
Webサイト	www.siliconbluetech.com (2012 年のアーカイブ コピー)

iCEブランドはもともと、カリフォルニア州サンタクララに拠点を置くファブレス集積回路設計会社であるSiliconBlue Technologies Corporationによって使用されていました。SiliconBlueは、 Actel、AMD、Lattice、Monolithic Memories、Xilinxの元従業員によって2005年に設立された新興企業です。^{[2] [3]}創設者の中で最も著名なのは、プログラマブルアレイロジックの発明者の1人であるジョン・バークナーです。^[4]

2006年、シリコンブルーは「シリーズA」資本で1600万ドルの資金を調達し、 ^[5] 2008年6月にiCE65 Lシリーズのデバイスを発表しました。このデバイスはTSMCの65nm CMOSプロセスノードで製造される予定で、シリコンブルーは他のメーカーの同時期のFPGAと比較して消費電力が低減されると主張しました。^{[6] 2008年10月、シリコンブルーは}シリーズB資本でさらに2400万ドルを調達しました。^[5] 

2009年に最初のiCE65 Lデバイスが顧客に出荷されました。^[7] SiliconBlueはSiliconBlue Technologies（Hong Kong）Limitedも登録しており、これは現在もLattice Semiconductorの子会社となっています。^{[8] [9]}

2010年、シリコンブルー社はiCE65 Pデバイスの最も低価格版を発表しました。このデバイスは、iCE65 Lデバイスと同等の消費電力を維持しながら、30%も高速であると主張されました。^{[10] [11]}同年6月、シリコンブルー社は1500万ドルのシリーズC資金調達ラウンドを完了しました。^[12]

2011年4月、シリコンブルーはTSMC 40nm プロセスノードを使用して、「ロサンゼルス」と「サンフランシスコ」というコードネームの新しい製品ファミリーをリリースすると発表した。^[13] 40nmプロセスノードでのデバイスの製造は、シリコンブルーが40nmデバイスを市場に 投入するためにシリーズDの資金として1,800万ドルを受け取った2011年6月にさらに確認された。 ^{[14] [15]} iCE40製品ファミリーは2011年7月に正式にリリースされた。^[16] 

2011年12月9日、シリコンブルー・テクノロジーズはラティス・セミコンダクターに6,320万ドルの現金で買収された。この買収の一環として、ラティスはiCEブランド、TSMCの製造能力、およびキロパス・テクノロジーズからXPMワンタイム・プログラマブル（OTP）メモリ技術を含むさまざまな特許のライセンスを取得した。^{[17] : 15、8、11}

2012年4月、ラティスはiCE65ファミリーの製造を中止すると発表しました。^[18] iCE40 LPおよびHXデバイスファミリーは翌月に量産に入りました。^{[19] iCE40 LPファミリーは、2012年の}Elektra Digital Semiconductor Product of the Year賞を受賞しました。^[20]

2014年7月にiCE40 Ultraファミリーが発表されました。^[21]

2015年2月、ラティスはiCE40 UltraLiteデバイスファミリーを発売した。このファミリーのデバイスは、特定されていない競合他社のデバイスよりも30％少ない電力で動作し、1.4×1.4  mmのパッケージで提供される世界最小のFPGAであるとされている。^[22]このファミリーは2015年のElektra Digital Semiconductor Product of the Year賞を受賞した。^[23]

2016年12月、ラティスはiCE40 UltraPlusデバイスファミリーを発売しました。UltraPlusデバイスは、以前のiCE40 Ultra/UltraLiteデバイスと比較して、追加のメモリ、追加の処理要素、および新しいインターフェイスとプロトコルのサポートを提供します。^{[24] [25]}

iCE65 および iCE40 デバイスは、プログラマブル ロジック ブロック(PLB)のアレイとして構築されています。PLB は 8 つのロジック セルのブロックです。各ロジック セルは 4 入力ルックアップ テーブル(4-LUT または LUT4 と呼ばれることもあります) で構成され、出力はD フリップフロップ(1ビットのストレージ要素) に接続されています。PLB 内では、各ロジック セルはキャリー ロジックによって前後のセルに接続され、加算器や減算器などの構成のパフォーマンスを向上させます。PLB の間には、それぞれ 4キロビットのサイズのRAMブロックが点在しています。RAM ブロックの数はデバイスによって異なります。^{[26] : . 2-1 から 2-3  [27] : . 5–9}

LUT6 ベースのアーキテクチャ ( Xilinx 7 シリーズ デバイスやAltera Stratixデバイスなど) と比較すると、LUT4 ベースのデバイスでは、同じ数のロジック セルを使用して複雑なロジック機能を実装することはできません。たとえば、7 つの入力を持つロジック機能は、8 つの LUT4 または 2 つの LUT6 で実装できます。

iCEデバイスは、揮発性SRAMを使用して構成データを保存します。そのため、電源が失われるたびにデータをデバイスにロードする必要があります。すべてのiCEデバイスは、プログラマ、外部フラッシュメモリチップ、またはiCE40 LMデバイスを除いて^[28]、いわゆるNVCM（不揮発性構成メモリ）からの構成データのロードをサポートしています。NVCMは、外部メモリチップの必要性を排除するためにFPGAに統合されたワンタイムプログラマブル（OTP）メモリです。ラティスは、NVCMを使用するとリバースエンジニアリングが困難になり、設計のセキュリティが向上すると主張しています。^[29]

iCE デバイスのI /O ピンは最大 4 つのバンクに分かれています。一部のデバイスでは、各バンクに独自の電源ピン(V _CCIOというラベルが付けられています) があり、 I/O バンクのロジックハイ電圧レベルを調整できます。^{[26] : 2–7}設定可能な I/O 電圧レベルは、iCE デバイスによって使用され、 LVDSなど、 1.8  V から 3.3 Vの電圧レベルを持つ複数のインターフェイス規格をサポートできるようにします。^{[26] : 3–1} iCE65 デバイスも、この方法でSSTL をサポートできることがリストされています。^{[27] : 11} 

iCE FPGA は、ほとんどの FPGA やCPLDと同様に、通常、電子回路を記述するハードウェア記述言語(HDL) を使用するように設計されています。Latticeが FPGA 開発用に提供するIDEである Lattice iCEcube2 は、 VHDLおよびVerilog言語、およびEDIF形式をサポートしています。

特定の FPGA のビットストリーム形式の詳細(FPGA の内部要素がどのように接続され、相互に作用するかを定義するもの) は、通常、FPGA ベンダーによって公開されません。つまり、一般的に、FPGA の設計を作成するエンジニアは、FPGA の製造元が提供するツールを使用する必要があります。

2015年12月、32C3で^{[30] 、} Yosys（Verilog合成フロントエンド）、Arachne-pnr（配置配線およびビットストリーム生成）、icepack（プレーンテキストからバイナリへのビットストリーム変換）ツールで構成されるツールチェーンProject IceStormが、ツールチェーンの2人の開発者（Mathias Lasserと共同）の1人であるClaire Wolfによって発表されました。^[31]このツールチェーンは、FPGA開発用の完全にオープンソースのツールチェーンの1つであることで有名です。2015年12月の同じプレゼンテーションで、Wolfはオープンソースツールチェーンを使用して構築され、iCE40 HX8Kデバイスで実行されるRISC-V SoC設計も実演しました。2021年3月現在、このツールチェーンはiCE40 LP/HX 1K/4K/8KおよびUPデバイスをサポートしています。^[32]

iCE65という名前は、シリコンブルーテクノロジーズが65nmプロセスノード向けに設計したデバイスに使用されました 。2011年にシリコンブルーが買収された後、この名前はラティスセミコンダクターによって使用され、2012年4月にこのファミリーは廃止されました。^[18]

iCE65 Lシリーズのデバイスは、低電力アプリケーションとハンドヘルドデバイスを対象としています。このシリーズは2008年半ばに初めて発表され、^[6] 2009年初頭に量産顧客に初めて出荷されました。^[7]

このシリーズの大型デバイスであるiCE65L16に関する情報は、 2010年にSiliconBlueのウェブサイトに掲載されましたが^[33]、2012年のLシリーズデータシートの改訂版には記載されていません。^[27]このデバイスが実際に商業的に生産されたかどうかは不明です。

iCE65 Pシリーズデバイスは、ディスプレイ、メモリ、SERDESアプリケーションでの使用を目的としたLシリーズデバイスの高性能バージョンとして販売され、 ^[34] 2010年初頭に発表されました。^{[10] [11]}このシリーズには3つのデバイスが記載されていましたが、完全に仕様が規定されていたのは最下位のiCE65P04の1つのデバイスだけでした。2011年に発行されたこのファミリの最新のデータシートには、他の2つの部品が記載されていますが、仕様は記載されていません。^[35]これらの他の2つのデバイスが実際に商業的に生産されたかどうかは不明です。

ラティスは、40nmプロセスノードで製造されるiCEブランドのデバイスにiCE40という名前を使用しています。同社はプレスリリースでコード名「ロサンゼルス」も使用しています。iCE40ファミリーは、2011年7月にiCE40 LPおよびHXパーツで発売され、^[16] 2014年7月にiCE40 Ultraパーツで更新され、^[21] 2015年2月にiCE40 UltraLiteパーツで更新され、^[22] 2016年12月にiCE40 UltraPlusパーツで更新されました。^[24] 

iCE40 Ultra、UltraLite、UltraPlusデバイスは、ウェアラブルテクノロジーやスマートウォッチなど、利用可能なスペースと電力の制限が特に低いアプリケーション向けに設計されています。^{[21]これらは、}チップスケール、BGA、QFNパッケージで提供され、寸法は1.4×1.4  mmから7×7  mmです。このファミリのすべてのデバイスには、1つまたは2つのI²Cハードコアが統合されており、UltraおよびUltraPlusデバイスには、ハードSPIバスコアとDSPブロックも含まれています。UltraLiteデバイスは、 Ultraデバイスの半分の静的電流消費で動作すると言われています（71 μAに対して35 μA ）。ファミリのほとんどのデバイスには、IRまたはRGB LEDを駆動するためのPWMコントローラーも含まれています。^{[36] : 5}  

ラティスは2014年半ばにUltraファミリーを発売し、 ^[21] 2015年初頭にはUltraLiteファミリーを発売しました。 ^[22] 2015年、UltraLiteファミリーはElektra Digital Semiconductor Product of the Year賞を受賞しました。^[23]

2016年9月、Apple iPhone 7が発売され、iCE5LP4Kデバイスが使用されました。^[37]

2016年12月、ラティスは分散処理といわゆる「モバイルヘテロジニアスコンピューティング」向けのUltraPlusファミリを発売した。このデバイスには、1Mビット（4×256kビット）のシングルポートRAM（デュアルポートRAMと比較）、追加のDSP処理要素、およびMIPI I3C、D-PHY、仮想GPIOなどの追加インターフェイスのサポートが含まれている。^{[24] [25]}  

iCE40 LP（低電力）およびLM （ハードIP付き低電力）部品は、バッテリー駆動のデバイスでハードウェアアクセラレータやI/Oポートエクスパンダとして使用したり、 iCE40 UltraおよびUltraLite部品と同じアプリケーションで使用することを目的としています。Ultra部品と比較して、LPおよびLM部品はより幅広いフットプリントで利用でき、より多くのリソース（I/Oピン、組み込みRAM、およびロジック要素）を提供しますが、消費電力は多くなります。^[28]

LPデバイスは、ハード IP コアを含まないという点でUltraデバイスと異なります。代わりに、インターフェイス ロジックは FPGA ファブリックに実装する必要があります。これは一般にあまり好ましくありません。いわゆる「ソフト コア」は、ハードコアよりも電力効率が低く、同じ周波数で動作できないことが多いためです。ソフトコアでは、アプリケーションで使用できるロジック セルの数も減ります。LMデバイスには、2 つの I²C ハードコアと 2 つの SPI ハードコア、および 2 つのストローブ ジェネレータが統合されています。ほとんどのLPデバイスとLMデバイスには、1 つまたは 2 つの位相ロック ループが統合されています。

これらの製品ファミリーは2011年半ばに発売され、2012年半ばに量産に入りました。^{[16] [19]}これらは2012年のElektra Digital Semiconductor Product of the Year賞を受賞しました。 ^{[20] 2015年には、} ZTEがLMデバイスを使用して、Star 2スマートフォンにセンサーハブと赤外線リモコン機能を提供することが発表されました。^[38]

iCE40 HXデバイスは、高性能アプリケーション向けです。iCE40 LPおよびUltraデバイスと比較すると、最大伝播遅延が低く^（7.30 ns対9.00～9.36 ns）、I/Oピンが^{3～13、3～15}と多くなっています。HXシリーズデバイスは、静的電力消費量が大幅に多く、 UltraおよびLP製品と比較して大幅に大きなフットプリント（7×7 mm～2×2 cm）でのみ提供されています。LPデバイスと同様に、HX製品はハードIPコアを提供していませんが、1つまたは2つの位相ロックループを提供しています。他のiCE40デバイスとは異なり、 HX製品はQFPフットプリントでも提供されています。^[28]    

HX部品はLP部品と並行して2011年半ばに発売され、^[16] 2012年半ばに量産に入りました。^[19]

• デジタルロジック