Loading article…
ダイシュリンク（光学シュリンクまたはプロセスシュリンクとも呼ばれる）とは、金属酸化膜半導体（MOS）デバイスの微細化を指します。ダイを縮小することで、より高度な製造プロセス（通常はリソグラフィノードの進歩を伴う）を用いて、ほぼ同一の回路が作られます。これにより、チップメーカーの全体的なコストが削減されます。プロセッサのアーキテクチャに大きな変更がないため、研究開発コストが削減されるだけでなく、同じシリコンウェハ上に製造できるプロセッサダイの数も増え、結果として製品1個あたりの販売コストが低減されるからです。
ダイシュリンクは、サムスン、インテル、TSMC、SKハイニックスなどの半導体企業、およびAMD（旧ATIを含む）、NVIDIA、MediaTekなどのファブレスメーカーにおいて、価格の低減と性能の向上を実現する鍵となる技術である。
2000年代の例としては、ソニーと東芝によるPlayStation 2のEmotion Engineプロセッサのダウンスケーリング（2000年の180nm CMOSから2003年の90nm CMOSへ）[ 1 ] 、コードネームCedar Mill Pentium 4プロセッサ（90nm CMOSから65nm CMOSへ）とPenryn Core 2プロセッサ（ 65nm CMOSから45nm CMOSへ）、コードネームBrisbane Athlon 64 X2プロセッサ（90nm SOIから65nm SOIへ）、ATIとNVIDIAの両社による様々な世代のGPU 、サムスン、東芝、SK Hynixの様々な世代のRAMとフラッシュメモリチップなどが挙げられる。 2010 年 1 月、インテルは、以前のNehalemプロセッサマイクロアーキテクチャで使用されていた45 nmプロセスから縮小された32 nmプロセスで製造されたClarkdale Core i5およびCore i7プロセッサをリリースしました。特にインテルは、以前はTick-Tock モデルを通じて定期的に製品性能を向上させるためにダイ シュリンクを活用することに重点を置いていました。このビジネス モデルでは、新しいマイクロ アーキテクチャ(tock) ごとに、同じマイクロ アーキテクチャで性能を向上させるためのダイ シュリンク (tick) が続きます。[ 2 ]
ダイシュリンクは、半導体デバイスでオン/オフを切り替える各トランジスタが使用する電流をダイを縮小することで、チップのクロック周波数を維持したまま、消費電力（ひいては発熱）が少なく、クロックレートの余裕が広がり、価格が下がるため、エンドユーザーにとって有益です。[ 2 ] 200 mm または 300 mm シリコンウェーハの製造コストは、ウェーハ上のチップ数ではなく製造工程数に比例するため、ダイシュリンクによって各ウェーハ上にチップをより多く詰め込むことができ、結果としてチップあたりの製造コストが下がります。
CPU製造においては、ダイシュリンクは常にITRSで定義されたリソグラフィノードへの進展を伴います（リスト参照）。GPUおよびSoC製造においては、ダイシュリンクは多くの場合、ITRSで定義されていないノード、例えば150nm 、110nm 、80nm 、55nm 、20nm、そして最近では4nmノード（「ハーフノード」と呼ばれることもあります）でのダイシュリンクを伴います。これは、ITRSで定義された2つのリソグラフィノード間の暫定的な段階（そのため「ハーフノードシュリンク」と呼ばれます）であり、より低いITRS定義ノードへのシュリンクが行われる前に、追加の研究開発コストを削減するのに役立ちます。フルノードまたはハーフノードのどちらでダイシュリンクを行うかは、集積回路設計者ではなく、ファウンドリが決定します。