減算器

電子工学では、減算器（数値の減算を実行するデジタル回路）は、加算器と同じアプローチを使用して設計できます。2 進減算プロセスを以下にまとめます。 加算器と同様に、マルチビット数値の計算の一般的なケースでは、差の各ビットの減算に3 つのビットが関係します。減算されるビットは、被減数( )、減数( )、および前の (より下位の) ビット順序位置からの借入 ( ) です。 出力は、差ビット ( ) と借入ビットです。 減算器は、減数ビットと両方の借入ビットが負の重みを持ち、X ビットと D ビットが正であると考えると最もよく理解できます。 減算器によって実行される操作は、(値 -2、-1、0、または 1 を取ることができます) を合計として書き換えることです。 ${\displaystyle X_{i}}$${\displaystyle Y_{i}}$${\displaystyle B_{i}}$${\displaystyle D_{i}}$${\displaystyle B_{i+1}}$${\displaystyle X_{i}-Y_{i}-B_{i}}$${\displaystyle -2B_{i+1}+D_{i}}$

${\displaystyle D_{i}=X_{}\oplus Y_{i}\oplus B_{i}}$

${\displaystyle B_{i+1}=X_{i}<(Y_{i}+B_{i})}$、

ここで、⊕ は排他的論理和を表します。

減算器は通常、標準的な2 の補数表記を使用する場合、キャリーインに加算/減算セレクターを提供して 2 番目のオペランドを反転することにより、わずかなコストでバイナリ加算器内に実装されます。

${\displaystyle -B={\bar {B}}+1}$（2の補数表記の定義）

${\displaystyle {\begin{alignedat}{2}A-B&=A+(-B)\\&=A+{\bar {B}}+1\\\end{alignedat}}}$

半減算器は、図 1 および 2 に示すように、組み合わせブール論理回路^{[2]を通じて設計できます。半減算器は、2 ビットの減算を実行するために使用される}組み合わせ回路です。減算数には、被減数 と減数の2 つの入力と、差と借用 の2 つの出力があります。借用信号は、減算器が複数桁の減算で次の桁から借用する必要がある場合に設定されます。つまり、のときです。および はビットであるため、 および の場合にのみ当てはまります。言及する価値のある重要な点は、半減算器の図はおよび を実装していないことです。これは、図の が次の ように表されるためです。${\displaystyle X}$ ${\displaystyle Y}$${\displaystyle D}$${\displaystyle B_{\text{out}}}$${\displaystyle B_{\text{out}}=1}$${\displaystyle X<Y}$${\displaystyle X}$${\displaystyle Y}$${\displaystyle B_{\text{out}}=1}$${\displaystyle X=0}$${\displaystyle Y=1}$${\displaystyle X-Y}$${\displaystyle Y-X}$${\displaystyle B_{\text{out}}}$

${\displaystyle B_{\text{out}}={\overline {X}}\cdot Y}$。

減算自体は可換ではありませんが、差のビットは可換な XOR ゲートを使用して計算されるため、これは重要な区別です。${\displaystyle D}$

半減算器の 真理値表は次のとおりです。

上記の表とカルノー図を使用すると、およびに対する次の論理方程式が得られます。 ${\displaystyle D}$${\displaystyle B_{\text{out}}}$

${\displaystyle D=X\oplus Y}$

${\displaystyle B_{\text{out}}={\overline {X}}\cdot Y}$。

その結果、特に交差したトレースや否定ゲートを回避する利点がある単純化された半減算回路は次のようになります。

      X ── XOR ─┬──────── |XY| は、X が Y に等しい場合は 0、それ以外の場合は 1 になります。
         ┌──┘ └──┐  
      Y ─┴─────── AND ── 借用、Y > X の場合は 1、それ以外の場合は 0

右側の線は出力で、その他の線 (上、下、左) は入力です。

全減算器は、被減数、減数、および での借入という 3 つの入力ビットの減算を実行するために使用される組み合わせ回路です。全減算器は、差と借入 という2 つの出力ビットを生成します。は、前の桁が から借入されたときに設定されます。したがって、 は、減数 だけでなく からも減算されます。または、記号では となります。半減算器と同様に、全減算器は次の桁から借入する必要があるときに借入を生成します。とを から減算しているので、 のときに借入を生成する必要があります。借入が生成されると、現在の桁に 2 が追加されます。(これは、10 進数の減算アルゴリズムに似ています。借入するときに 2 を追加する代わりに 10 を追加します。) したがって、 となります。 ${\displaystyle X}$${\displaystyle Y}$${\displaystyle B_{\text{in}}}$${\displaystyle D}$${\displaystyle B_{\text{out}}}$${\displaystyle B_{\text{in}}}$${\displaystyle X}$${\displaystyle B_{\text{in}}}$${\displaystyle X}$${\displaystyle Y}$${\displaystyle X-Y-B_{\text{in}}}$${\displaystyle Y}$${\displaystyle B_{\text{in}}}$${\displaystyle X}$${\displaystyle X<Y+B_{\text{in}}}$${\displaystyle D=X-Y-B_{\text{in}}+2B_{\text{out}}}$

完全減算器の真理値表は次のとおりです。

したがって、方程式は次のようになります。

${\displaystyle D=X\oplus Y\oplus B_{in}}$

${\displaystyle B_{out}={\bar {X}}B_{in}+{\bar {X}}Y+YB_{in}}$

• 加算器（電子機器）
• 桁上げ先読み加算器
• キャリーセーブ加算器
• 加算機
• 加減算器

1. デジタルエレクトロニクスの基礎 (著者: Elijah Mwangi)
2. Beltran, AA, Nones, K., Salanguit, RL, Santos, JB, Santos, JM, & Dizon, KJ (2021). CMOS 技術を使用した低電力 NAND ゲートベースの半加算器および全加算器 / 減算器。

• 単一回路を使用した N ビットの 2 進加算または減算。