プログラマブルアレイロジック

プログラマブルアレイロジック（PAL）は、デジタル回路にロジック機能を実装するために使用されるプログラマブルロジックデバイス半導体のファミリーであり、1978年3月にモノリシックメモリ社（MMI）によって導入されました。 ^[1] MMIは、「プログラマブル半導体ロジック回路」で使用するためにPALという用語の登録商標を取得しました。この商標は現在、ラティスセミコンダクターが所有しています。^[2]

PAL デバイスは、小さなPROM (プログラム可能な読み取り専用メモリ) コアと、少数のコンポーネントで特定の必要なロジック機能を実装するために使用される追加の出力ロジックで構成されていました。

専用のマシンを使用することで、PAL デバイスは「フィールド プログラム可能」になりました。PAL にはいくつかのバリエーションがありました。

• 「ワンタイム プログラマブル」(OTP) デバイスは、最初のプログラミング後に更新したり再利用したりすることはできません。(MMI は、工場でマスク プログラムされる点を除けば PAL デバイスに似ている、HAL または「ハード アレイ ロジック」と呼ばれる類似のファミリも提供していました。)
• UV 消去可能バージョン (例: PALCxxxxx 例: PALC22V10) には、チップ ダイ上に石英ウィンドウがあり、 EPROMと同様に紫外線光源で消去して再利用できます。
• それ以降のバージョン (PALCExxx 例: PALCE22V10) はフラッシュ消去可能なデバイスでした。

ほとんどのアプリケーションでは、電気的に消去可能なGAL が、ワンタイム プログラム可能な PAL の ピン互換の直接代替品として導入されています。

PAL が導入される前、デジタル ロジック回路の設計者は、 7400 シリーズTTL (トランジスタ トランジスタ ロジック) ファミリなどの小規模集積回路 (SSI) コンポーネントを使用していました。7400 ファミリには、ゲート ( NOT、NAND、NOR、AND、OR )、マルチプレクサ(MUX) およびデマルチプレクサ (DEMUX)、フリップフロップ(D タイプ、JK など) などのさまざまなロジック ビルディング ブロックが含まれていました。1 つの PAL デバイスは、通常、このような「個別の」ロジック パッケージの数十個を置き換えるため、PAL ビジネスが立ち上がるにつれて SSI ビジネスは衰退しました。PAL は、Tracy Kidderのベストセラー書籍「The Soul of a New Machine 」に記載されているように、ミニコンピュータなどの多くの製品で有利に使用されました。

PAL は最初の商用プログラマブル ロジック デバイスではありませんでした。Signeticsは1975 年からフィールド プログラマブル ロジック アレイ(FPLA)を販売していました。これらのデバイスはほとんどの回路設計者にはまったく馴染みがなく、使いにくいと思われていました。FPLA は最大動作速度が比較的遅く (プログラマブル AND アレイとプログラマブル OR アレイの両方があるため)、高価で、テストしやすさの評判も悪かったです。FPLA の普及を妨げたもう 1 つの要因は、600ミル(0.6 インチ、つまり 15.24 mm) 幅の 28 ピンデュアル インライン パッケージ(DIP) という大きなパッケージでした。

PALデバイスを作成するプロジェクトはジョン・バークナーが管理し、実際のP​​AL回路はHTチュアが設計した。^[3]バークナーは以前の仕事（ミニコンピュータ製造業者コンピュータオートメーション）で、80個の標準ロジックデバイスを使用して16ビットプロセッサを開発していた。標準ロジックの経験から、ユーザーがプログラム可能なデバイスは、標準ロジックを置き換えるように設計すればより魅力的になるだろうと彼は考えた。これは、パッケージサイズを既存のデバイスのより標準的なものにし、速度を向上させる必要があることを意味した。MMIは、PALを比較的低コスト（3ドル未満）の部品にすることを意図していた。しかし、同社は当初、深刻な製造歩留まりの問題を抱えており^[要出典]、デバイスを50ドル以上で販売しなければならなかった。^[要出典]これにより、PALの商用製品としての実現可能性が脅かされ、MMIはナショナルセミコンダクターに製品ラインのライセンスを供与せざるを得なくなった。^{[要出典] PALは後に}テキサスインスツルメンツとアドバンストマイクロデバイスによって「セカンドソース」された。

初期のPALは、ワンタイムプログラマブル（OTP）チタンタングステンプログラミングヒューズを備えたバイポーラトランジスタ技術を使用してシリコンで製造された20ピンDIPコンポーネントでした。 ^{[4]その後のデバイスは、} CMOS技術を使用してサイプレス、ラティスセミコンダクター、およびアドバンストマイクロデバイスによって製造されました。

オリジナルの 20 ピンおよび 24 ピン PAL は、MMI によって中規模集積回路(MSI) デバイスとして示されました。

PAL アーキテクチャは、ロジック プレーンと出力ロジック マクロセルという 2 つの主要コンポーネントで構成されます。

プログラマブル ロジック プレーンは、デバイス ピン上に存在する信号、またはそれらの信号の論理補完を出力ロジック マクロセルにルーティングできる プログラマブル読み取り専用メモリ(PROM) アレイです。

PAL デバイスには、「固定 OR、プログラム可能な AND」平面に配置されたトランジスタ セルのアレイがあり、入力と出力からの同期または非同期のフィードバックに基づいて、各出力の「積和」バイナリ ロジック方程式を実装するために使用されます。

初期の 20 ピン PAL には、10 個の入力と 8 個の出力がありました。出力はアクティブ ローで、レジスターまたは組み合わせにすることができます。PAL ファミリのメンバーは、「出力ロジック マクロセル」または OLMC と呼ばれるさまざまな出力構造で利用できました。「V」(「可変」の略) シリーズが導入される前は、各 PAL で使用できる OLMC のタイプは製造時に固定されていました。(PAL16L8 には 8 つの組み合わせ出力があり、PAL16R8 には 8 つのレジスター出力がありました。PAL16R6 には 6 つのレジスター出力と 2 つの組み合わせ出力があり、PAL16R4 にはそれぞれ 4 つありました。) 各出力には最大 8 つの積項 (実質的には AND ゲート) を設定できますが、組み合わせ出力では、項の 1 つを使用して双方向出力バッファを制御していました。出力が少なく、出力あたりの積項が多く、アクティブ ハイ出力で利用できる他の組み合わせもありました (「H」シリーズ)。^{[5] : 1–14}「X」シリーズのデバイスにはレジスタの前にXORゲートがありました。^{[5] : 1–9}これらのPALには同様の24ピンバージョンもありました。

この固定出力構造は、アプリケーションによって異なるタイプの出力構造が要求されることが多かったため、PAL デバイスの有用性を最適化しようとする設計者にとってしばしば悩みの種でした。(たとえば、3 つのアクティブ ハイの組み合わせ出力で 5 つのレジスタ出力を得ることはできませんでした。) そこで、1983 年 6 月にAMD は10 個の出力ロジック マクロセルを備えた 24 ピン デバイスである 22V10 を発表しました。^[6]各マクロセルは、ユーザーが組み合わせまたはレジスタ、アクティブ ハイまたはアクティブ ローに設定できます。出力に割り当てられる積項の数は 8 から 16 まででした。この 1 つのデバイスで、24 ピンの固定機能 PAL デバイスをすべて置き換えることができます。PAL "V" ("variable") シリーズのメンバーには、PAL16V8、PAL20V8、および PAL22V10 が含まれています。

• 
  PAL 16R4 ブロック図
• 
  AMD 22V10 ブロック図
• 
  AMD 22V10 出力マクロセル

PAL は、バイナリ パターン ( JEDEC ASCII / 16 進ファイル) と、メーカーまたはDATA I/Oなどのサード パーティから入手できる特別な電子プログラミング システムを使用して電気的にプログラムされました。 単一ユニットのデバイス プログラマーに加えて、デバイス フィーダーとギャング プログラマーは、数個以上の PAL をプログラムする必要がある場合によく使用されました。 (大量生産の場合、製造時に顧客のパターンをプログラムするためのカスタム メタル マスクをメーカーが製造することで、電気的プログラミング コストを削減できます。MMI では、このようにプログラムされたデバイスを「ハード アレイ ロジック」(HAL) と呼んでいました。)

エンジニアの中には、バイナリ ヒューズ パターン データを含むファイルを手動で編集して PAL デバイスをプログラムする人もいましたが、ほとんどのエンジニアは、Data I/O のABEL、Logical Devices の CUPL、または MMI のPALASMなどのハードウェア記述言語(HDL) を使用してロジックを設計することを選択しました。これらは、設計者の論理方程式を各デバイスのプログラム (および多くの場合テスト) に使用されるバイナリ ヒューズ マップ ファイルに変換 (または「コンパイル」) するコンピューター支援設計( CAD ) (現在は「電子設計自動化」と呼ばれています) プログラムでした。

PALASM (「PAL アセンブラ」に由来) 言語は1980 年代初頭にJohn Birknerによって開発され、PALASM コンパイラは IBM 370/168 上のFORTRAN IV で MMI によって作成されました。MMI はソース コードをユーザーに無償で提供しました。1983 年までに、MMI の顧客はDEC PDP-11、Data General NOVA、Hewlett-Packard HP 2100、MDS800 などでバージョンを実行しました。

これは、出力ピンのブール方程式をテキスト ファイルで表現するために使用され、その後、ベンダー提供のプログラムを使用してプログラミング システムの「ヒューズ マップ」ファイルに変換されました。後に、回路図からの変換オプションが一般的になり、さらに後には、「ヒューズ マップ」は VerilogなどのHDL (ハードウェア記述言語)から「合成」できるようになりました。

Assisted Technology は 1983 年 9 月に CUPL (Compiler for U niversal Programmable Logic) をリリースしました。[ 7 ]このソフトウェアは常にCUPL^と呼ばれ、拡張された頭字語は使用されませんでした。これは、複数の PLD ファミリをサポートする最初の商用設計ツールでした。最初のリリースは IBM PC と MS-DOS 向けでしたが、他のプラットフォームにも移植できるようにC プログラミング言語で書かれていました。 ^[8] Assisted Technology は 1985 年 7 月に Personal CAD Systems (P-CAD) に買収されました。1986 年には、PCAD の回路図キャプチャ パッケージが CUPL のフロント エンドとして使用できるようになりました。^{[9] CUPL は後に Logical Devices に買収され、現在は}Altiumが所有しています。^[10] CUPL は現在、Microsoft Windows 用の統合開発パッケージとして利用できます。^[11]

Atmel はWinCUPL (すべての Atmel SPLD および CPLD 用の独自の設計ソフトウェア) を無料でリリースしました。Atmel は 2016 年に Microchip に買収されました。

Data I/O Corporation は1984 年 4 月にABEL をリリースしました。開発チームは Michael Holley、Mike Mraz、Gerrit Barrere、Walter Bright、Bjorn Freeman-Benson、Kyu Lee、David Pellerin、Mary Bailey、Daniel Burrier、Charles Olivier でした。

Data I/O は ABEL 製品ラインを Synario Design Systems という電子設計自動化会社にスピンオフし、その後 1997 年に Synario を MINC Inc に売却しました。MINC は FPGA 開発ツールの開発に注力していました。同社は 1998 年に閉鎖され、Xilinx は ABEL 言語とツール セットを含む MINC の資産の一部を買収しました。その後、ABEL は Xilinx Webpack ツール スイートの一部になりました。現在、Xilinx が ABEL を所有しています。

人気のあるデバイス プログラマーには、Data I/O Corporationのモデル 60A ロジック プログラマーとモデル 2900 があります。

最初の PAL プログラマーの 1 つは、Structured Design SD20/24 でした。PALASM ソフトウェアが組み込まれており、方程式を入力してヒューズ プロットを表示するには CRT 端末のみが必要でした。ヒューズ処理後、ソース ファイルにテスト ベクトルを入力すると、PAL の出力を検証できました。

MMIが1978年頃に20ピンPAL部品を発売して成功した後、AMDは追加機能を備えた24ピン22V10 PALを発売した。AMDはMMIを買収した後（1987年頃）、統合事業をVantisとして分社化し、その事業は1999年にLattice Semiconductorに買収された。 ^[12]

アルテラは 1983 年に EP300 (最初の CMOS PAL) を発表し、その後 FPGA 事業に参入しました。

Lattice Semiconductor は1985 年に、 EEPROM (電気的に消去可能なプログラマブル読み取り専用メモリ) 技術に基づく再プログラム可能なロジック プレーンを使用した「V」シリーズ PAL と同等の機能を持つ汎用アレイ ロジック( GAL )ファミリを発表しました。National Semiconductor はGAL 部品の 2 番目の供給元でした。

AMD は、PALCE と呼ばれる類似のファミリーを導入しました。一般的に、1 つの GAL パーツは、類似のファミリーの PAL デバイスのいずれかとして機能できます。たとえば、16V8 GAL は、16L8、16H8、16H6、16H4、16H2、および 16R8 PAL (およびその他多数) を置き換えることができます。

ICT (International CMOS Technology) は 1986 年に PEEL 18CV8 を発表しました。20 ピン CMOS EEPROM 部品は、レジスタ出力バイポーラ PAL のいずれかの代わりに使用でき、消費電力が大幅に削減されました。

より大規模なプログラマブル ロジック デバイスは、Atmel、Lattice Semiconductorなどによって導入されました。これらのデバイスは、複数のロジック プレーンを組み込んだり、ロジック プレーン内にロジック マクロセルを埋め込んだりすることで、PAL アーキテクチャを拡張しました。複合プログラマブル ロジック デバイス(CPLD) という用語は、これらのデバイスを、PAL および GAL の前身デバイス (当時はシンプル プログラマブル ロジック デバイス(SPLD)と呼ばれることもあった) と区別するために導入されました。

もう一つの大型プログラマブルロジックデバイスは、フィールドプログラマブルゲートアレイ（FPGA）です。これらは現在^{[いつ? ]} Intel （ Alteraを買収）やXilinx （ AMDに買収）などの半導体メーカー によって製造されているデバイスです。

ウィキメディア・コモンズには、プログラマブル・アレイ・ロジックに関連するメディアがあります。

• 組み合わせ論理

その他のタイプのプログラマブル ロジック デバイス:

• フィールドプログラマブルゲートアレイ(FPGA)
• プログラマブルロジックアレイ(PLA)
• プログラマブルロジックデバイス(PLD)
  • 複合プログラマブルロジックデバイス(CPLD)
  • 消去可能なプログラマブルロジックデバイス(EPLD)
• フィールドプログラマブルロジックアレイ（Signetics FPLA）

プログラマブル ロジック デバイスの現在のメーカーと過去のメーカー:

• アクテル
• アドバンスト・マイクロ・デバイス（PAL、PALCE）
• アルテラ（フレックス、マックス）
• アトメル
• サイプレスセミコンダクタ
• インテル
• ラティスセミコンダクター（GAL）
• マイクロチップテクノロジー(FPGA、SPLD、CPLD)
• ナショナルセミコンダクター（GAL）
• クイックロジック株式会社
• シグネティクス（FPLA）
• テキサス・インスツルメンツ
• ザイリンクス

PAL デバイス プログラマーの現在のメーカーと過去のメーカー:

• データI/O株式会社

書籍

• プログラマブル ロジック デザイナー ガイド、Roger Alford、Sams Publishing、1989 年、ISBN 0-672-22575-1 (アーカイブ) 
• PAL プログラマブル ロジック ハンドブック; 第 4 版;モノリシック メモリ; 1985 年(アーカイブ)

データブック

• バイポーラ LSI 1984 データブック; 第 5 版;モノリシック メモリ; 1984 年(アーカイブ)

仕様

• データ準備システムとプログラマブル ロジック デバイス プログラマ間の標準データ転送フォーマット、JEDEC 標準 JESD3-C、JEDEC、1994 年 6 月。