磁気コアメモリ

コンピューティングにおいて、磁気コア メモリはランダム アクセス メモリの一種です。1955 年から 1975 年までの約 20 年間、磁気コア メモリが主流であり、単にコア メモリ、または非公式にコアと呼ばれることがよくあります。

コアメモリは、硬磁性材料（通常は半硬質フェライト）のトロイド（リング）を使用します。各コアには 1ビットの情報が格納されます。2 本以上のワイヤが各コアを通過し、コアの XY アレイを形成します。特定のしきい値を超える電流がワイヤに適用されると、コアは磁化されます。値を割り当てる（または書き込む）コアは、1 本の X ワイヤと 1 本の Y ワイヤに必要な電力の半分を供給して選択され、交差点にある 1 つのコアにのみ書き込みが行われます。電流の方向に応じて、コアは時計回りまたは反時計回りの磁場を受け取り、1 または 0 が格納されます。

この書き込みプロセスにより、近くのワイヤに電気が誘導されます。XY ワイヤに適用される新しいパルスが、そのコアに最後に適用されたパルスと同じである場合、既存のフィールドは何も行わず、誘導は発生しません。新しいパルスが反対方向である場合、パルスが生成されます。これは通常、別の「センス」ワイヤで取得され、システムはそのコアに 1 または 0 が保持されているかどうかを知ることができます。この読み出しプロセスではコアに書き込む必要があるため、このプロセスは破壊的読み出しと呼ばれ、プロセスによってコアが反転した場合にコアを元の値にリセットするための追加回路が必要になります。

読み書きが行われていないときは、電源を切ってもコアは最後の値を維持する。したがって、コアは不揮発性メモリの一種である。配線方法によっては、コアメモリの信頼性は非常に高くなる。たとえば、読み取り専用の コアロープメモリは、 NASAの月面着陸の成功に不可欠なミッションクリティカルなアポロ誘導コンピュータで使用されていた。^[1]

より小さなコアと配線を使用することで、コアのメモリ密度は徐々に増加しました。1960 年代後半には、1 立方フィートあたり約 32 キロビット (1 リットルあたり約 0.9 キロビット) の密度が一般的になりました。この期間にコストは 1 ビットあたり約 1 ドルから約 1 セントまで低下しました。この密度を達成するには、非常に慎重な製造が必要であり、プロセスを自動化するための大きな努力が繰り返されたにもかかわらず、ほとんどの場合、手作業で行われました。コアは、1960 年代後半に最初の半導体メモリチップが導入され、特に1970 年代初頭にダイナミック ランダム アクセス メモリ(DRAM) が導入されるまで、ほぼ普遍的でした。当初、DRAM はコアとほぼ同じ価格で、より小型で使いやすかったです。コアは 1973 年から 1978 年にかけて徐々に市場から駆逐されました。

コア メモリは時代遅れですが、コンピュータ メモリは半導体でできているにもかかわらず、特に実際のコア メモリを持つマシンを扱ったことがある人によって、今でも「コア」と呼ばれることがあります。メモリの内容全体を検査用にディスクに保存することで生成されるファイルは、現在ではコンピュータ プログラムで重大なエラーが発生したときに自動的に実行されることが多く、今でも「コア ダンプ」と呼ばれています。メイン メモリに収まらないデータを処理するアルゴリズムも、同様にアウトオブコア アルゴリズムと呼ばれます。メイン メモリ内でのみ動作するアルゴリズムは、インコア アルゴリズムと呼ばれることがあります。

特定の磁性材料の正方形ヒステリシスループを記憶装置やスイッチング装置として使用するという基本概念は、コンピュータ開発の初期の頃から知られていました。この知識の多くは、特定の材料を使用して構築すると増幅とスイッチのようなパフォーマンスを可能にする変圧器の理解によって発展しました。安定したスイッチング動作は電気工学の分野でよく知られており、コンピュータシステムへの応用はすぐに始まりました。たとえば、J. プレスパー エッカートとジェフリー チュアン チューは、 1945 年にムーア スクールでENIAC の取り組み中にこの概念の開発作業を行っていました。^[2]

ロボット工学の先駆者であるジョージ・デボルは、 1946年4月3日に最初の静的（非移動）磁気メモリの特許^{[3]を申請しました。デボルの磁気メモリは、さらに5つの特許[4] [5] [6] [7] [8]}によって改良され、最終的に最初の産業用ロボットに使用されました。フレデリック・ヴィーエは、1947年からリレーロジックの代わりにデジタルロジック回路を構築するためにトランスを使用するさまざまな特許を申請しました。完全に開発されたコアシステムは1947年に特許を取得し、後にIBMが1956年に購入しました^。[9]しかし、この開発はあまり知られておらず、コアの主流の開発は通常、3つの独立したチームに関連付けられています。

この分野での重要な研究は、上海生まれのアメリカ 人物理学者、 アン・ワンとウェイ・ドン・ウーによって行われ、彼らは1949年にパルス転送制御装置を作成した。 ^{[10]この特許は、今日では}遅延線またはシフトレジスタシステムとして知られるタイプのメモリについて説明している。各ビットは、1対のトランスを使用して保存され、1つは値を保持し、もう1つは制御に使用される。信号発生器は、極性を反転するのに必要なエネルギーの半分で制御トランスに送られる一連のパルスを生成した。パルスは、次のパルスが到着する前にトランスのフィールドが消えないようにタイミングが調整された。保存トランスのフィールドがパルスによって作成されたフィールドと一致した場合、合計エネルギーによって次のトランスペアにパルスが注入される。値を含まないパルスは単に消える。保存された値は、このようにして、パルスごとにビットごとにチェーンを下って移動された。値は最後に読み出され、チェーンの先頭にフィードバックされ、値がシステム内を継続的に循環し続けるようにした。^[11]このようなシステムにはランダムアクセスができないという欠点があり、特定の値を読み取るには、その値がチェーンを循環するのを待たなければなりません。当時、ワンとウーはハーバード大学の計算研究所で働いていましたが、大学は彼らの研究室で作られた発明を促進することに興味がありませんでした。ワンは独力でシステムの特許を取得することができました。

MITプロジェクト Whirlwind のコンピューターには、リアルタイムの航空機追跡のための高速メモリ システムが必要でした。最初は、ブラウン管をベースとしたストレージ システムであるウィリアムズ管のアレイが使用されましたが、不安定で信頼性が低いことが判明しました。1940 年代後半に、コンピューター メモリに磁気コアを使用するというアイデアを考案した研究者が何人かいましたが、MIT のコンピューター エンジニアであるジェイ フォレスターが、情報の 3D ストレージを可能にする同時電流コア メモリの発明で主要な特許を取得しました。^{[12] [13]}プロジェクト Whirlwind のウィリアム パピアンは、これらの取り組みの 1 つであるハーバード大学の「静的磁気遅延線」を内部メモで引用しました。32×32×16ビットの最初のコアメモリは、1953年の夏にワールウィンドに搭載されました。パピアンは次のように述べています。「磁気コアストレージには2つの大きな利点があります。(1)信頼性が高く、ストレージのメンテナンス時間が短縮されます。(2)アクセス時間が短くなるため(コアのアクセス時間は9マイクロ秒、チューブのアクセス時間は約25マイクロ秒)、コンピュータの動作速度が向上します。」^[14]

2011 年 4 月、フォレスターは次のように回想しています。「ワングのコアの使用は、私のランダム アクセス メモリの開発にはまったく影響しませんでした。ワングのメモリは高価で複雑でした。私の記憶では、完全に正確ではないかもしれませんが、バイナリ ビットごとに 2 つのコアを使用し、基本的には少し前に進む遅延ラインでした。私がそれに焦点を当てていた限りでは、そのアプローチは私たちの目的には適していませんでした。」彼は 1975 年の発明とそれに関連する出来事について説明しています。^[15]フォレスターはその後、「ランダム アクセス磁気コア メモリがコンピューター テクノロジーのミッシング リンクの解決策であると業界を説得するのに約 7 年かかりました。その後、特許裁判所で、業界が最初にそれを考えていたわけではないことを説得するのに 7 年を費やしました。」と述べています。^[16]

コアの初期開発に関わった3人目の開発者はRCAのヤン・A・ラジマンである。多作な発明家であるラジマンは、薄い金属管にフェライトバンドを巻いた独自のコアシステムを設計し、^[17] 1949年に改造したアスピリンプレスを使用して最初の例を製作した。^[9]ラジマンは後にウィリアムズ管のバージョンを開発し、セレクトロンの開発を主導した。^[18]

1951 年、磁気コア メモリの開発につながった重要な発明が 2 つありました。1 つ目は、An Wang の「write-after-read」サイクルです。これは、読み取り動作によって読み取ったデータが消去される記憶媒体の使用方法の問題を解決し、2 つのコアを使用して 1 ビットを格納するシリアルの 1 次元シフト レジスタ(50 ビット) の構築を可能にしました。Wang コア シフト レジスタは、コンピュータ歴史博物館の Revolution 展示に展示されています。2 つ目は、Forrester の「coincident-current system」です。これは、少数の配線で多数のコアを制御し、数百万ビットの 3D メモリ アレイを可能にするものです。磁気コアが最初に使用されたのは Whirlwind コンピュータで、^[19] Project Whirlwind の「最も有名な貢献は、ランダム アクセスの磁気コア ストレージ機能でした」。^[20]すぐに商業化が続きました。磁気コアは1953年のENIACの周辺機器に使用され、^[21] 1955年7月に出荷されたIBM 702 ^[22]にも使用され、後に702自体にも採用されました。IBM 704 (1954) とFerranti Mercury (1957) は磁気コアメモリを使用していました。

1950年代初頭、Seeburg社は、1953年に開発され1955年に発売されたV200から始まり、同社の新しいジュークボックスシリーズの「Tormat」メモリに同時電流コアメモリストレージの最初の商用アプリケーションの一つを開発しました。 ^[23]その後、コンピューティング、電話、産業プロセス制御など、さまざまな用途に使用されました。

王の特許は1955年まで認められず、その頃には磁気コアメモリはすでに使用されていました。これが長い一連の訴訟の始まりとなり、最終的にIBMが王から特許を50万ドルで買い取ったことで終結しました。^[24]王はその資金を使い、中国出身の学友である葛耀朱博士と共同設立した 王研究所を大幅に拡大しました。

MITはIBMにコアメモリのビットあたり0.02ドルの使用料を請求しようとした。1964年、何年にもわたる法廷闘争の末、IBMはMITにフォレスターの特許権に対して1300万ドルを支払った。これは当時最大の特許和解金であった。^{[25] [26]}

1953年、テスト済みでまだ張られていないコアの価格は1個あたり0.33ドルでした。製造量が増えるにつれて、1970年までにIBMは年間200億個のコアを生産し、コア1個あたりの価格は0.0003ドルに下がりました。同じ期間にコアのサイズは、1950年代の直径約0.1インチ（2.5 mm）から1966年の0.013インチ（0.33 mm）に縮小しました。^[27] 1つのコアの磁化を反転するために必要な電力は体積に比例するため、これは消費電力が125分の1に減少したことを意味します。

完全なコア メモリ システムのコストは、コアに配線を通すコストによって大きく左右されました。Forrester の同時電流システムでは、コアに対して 45 度の角度で配線する必要があり、機械による配線が困難であることが判明したため、コア アレイは、微細な運動制御ができる作業員が顕微鏡下で組み立てる必要がありました。

1956年、IBMのグループが、各コアに最初の数本のワイヤを自動的に通す機械の特許を申請した。この機械は、コアの平面全体を「ネスト」内に保持し、コアに中空の針の配列を押し込んでワイヤを誘導した。^[28] この機械の使用により、128×128のコア配列で直線XおよびY選択ラインを通すのにかかる時間が25時間から12分に短縮された。^[29]

コアが小さくなったため中空針の使用は非実用的になったが、半自動コア通しには多くの進歩があった。ガイドチャンネル付きのサポートネストが開発された。コアは製造中および使用後に支える裏板「パッチ」に永久的に接着された。通し針はワイヤーに突合せ溶接され、針とワイヤーの直径は同じで、針の使用をなくす努力がなされた。^{[30] [31]}

自動化の観点から最も重要な変更点は、センス線とインヒビット線の組み合わせであり、迂回する斜めのセンス線が不要になった。レイアウトを少し変更するだけで、各パッチのコアをより密に詰め込むことも可能になった。^{[32] [33]}

1960 年代初頭までに、コアのコストは低下し、安価な低性能のドラム メモリと、真空管、後に個別のトランジスタをメモリとして使用する高価な高性能システムの両方に取って代わり、メイン メモリとしてほぼ普遍的なものになりました。コア メモリのコストは、テクノロジの存続期間中に大幅に低下しました。コストは 1 ビットあたり約1.00 米ドルから始まり、1 ビットあたり約0.01 米ドルまで下がりました。

コアメモリは1970年代に半導体集積回路メモリによって廃止されましたが、 IBM System/4 Pi AP-101（1990年代初頭のアップグレードまでスペースシャトル、 B-52およびB-1B爆撃機で使用）のミッションクリティカルで信頼性の高いアプリケーションで引き続き使用されていました。^{[34] [35] [36]}

1960年代のコアメモリの規模、経済性、技術の一例として、  1967年までにMIT人工知能研究所のPDP-6に搭載された256K 36ビットワード（1.2 MiB ^[37]）のコアメモリユニットが挙げられます。 ^[38]これは当時「想像を絶するほど巨大」と考えられ、「モビーメモリ」というニックネームが付けられました。^[39]価格は38万ドル（0.04ドル/ビット）で、幅、高さ、奥行きはサポート回路を含めて175 cm × 127 cm × 64 cm（69インチ×50インチ×25インチ）でした（189キロビット/立方フィート = 6.7キロビット/リットル）。サイクルタイムは2.75 μsでした。^{[40] [41] [42]}

1980 年、DEC Q バス コンピュータに搭載された16 kW (キロワード、32 kB に相当) のコア メモリ ボードの価格は約3,000 米ドルでした。当時、コア アレイとサポート エレクトロニクスは、約 25 cm × 20 cm (10 インチ × 8 インチ) の大きさの単一のプリント回路基板に収まり、コア アレイは PCB から数 mm 上にマウントされ、金属またはプラスチックのプレートで保護されていました。^{[引用が必要]}

「コア」という用語は、巻線が磁気コアを囲む従来のトランスに由来しています。コア メモリでは、ワイヤは任意のコアを 1 回通過します。つまり、1 ターンのデバイスです。メモリ コアに使用される材料の特性は、電源トランスに使用されるものとは大きく異なります。コア メモリの磁性材料には、高い磁気残留磁気、高い磁化を維持する能力、および磁化方向を変更するのに必要なエネルギーが少なくて済むように低い保磁力が求められます。コアは 2 つの状態を取り、1ビットをエンコードします。コア メモリの内容は、メモリ システムの電源を切っても保持されます (不揮発性メモリ)。ただし、コアが読み取られると、「ゼロ」値にリセットされます。その後、コンピュータ メモリ システムの回路は、即時の再書き込みサイクルで情報を復元します。

コンピュータのメインメモリに使用される最も一般的な形式のコアメモリであるX/Yライン一致電流は、多数の小さなトロイド状 強磁性 セラミック フェライト（コア）がグリッド構造（プレーンと呼ばれる層の「スタック」として編成）でまとめられ、コアの中心にある穴に配線が編み込まれています。初期のシステムでは、X、Y、センス、およびインヒビットの4本の配線がありましたが、後のコアでは後者の2本の配線が1本のセンス/インヒビット線に統合されました。^[32]各トロイドは1ビット（0または1）を格納します。各プレーンの1ビットに1サイクルでアクセスできるため、ワード配列の各マシンワードはプレーンの「スタック」に分散されていました。各プレーンはワードの1ビットを並列に操作し、1サイクルでワード全体を読み取りまたは書き込みできるようにしました。

コアは、トロイドの製造に使用されるフェライト材料の平方ヒステリシス ループ特性に依存しています。コアを通過するワイヤの電流によって磁場が生成されます。特定の強度 (「選択」) を超える磁場によってのみ、コアの磁気極性が変わります。メモリ位置を選択するには、X ラインの 1 つと Y ラインの 1 つを、この変更に必要な電流の半分 (「半選択」) で駆動します。X ラインと Y ラインが交差する場所 (論理積) で生成される結合磁場のみが、状態を変更するのに十分です。他のコアには、必要な磁場の半分しか発生しないか (「半選択」)、まったく発生しません。ワイヤに特定の方向に電流を流すと、結果として生じる誘導磁場によって、選択されたコアの磁束がいずれかの方向 (時計回りまたは反時計回り) に循環します。一方の方向には1 が格納され、もう一方の方向には0が格納されます。

トロイダル形状のコアは、磁路が閉じているため磁極がなく、外部磁束がほとんどないため好まれます。これにより、磁場が相互作用することなく、コアを密集させることができます。初期のコアアレイで使用されていた交互の45度の配置は、斜めのセンスワイヤのために必要でした。これらの斜めのワイヤを排除することで、より密集した配置が可能になりました。^[33]

アクセス時間と書き換え時間の合計がメモリサイクル時間です。

コア メモリのビットを読み取るために、回路は、そのコアで交差する選択された X ラインと Y ラインを駆動して、ビットを 0 状態に割り当てられた極性に反転しようとします。

• ビットがすでに 0 の場合、コアの物理的な状態は影響を受けません。
• ビットが以前 1 だった場合、コアは磁気極性を変更します。この変更により、遅延後にセンス ラインに電圧パルスが誘導されます。

このようなパルスが検出されると、そのビットには最後に 1 が含まれていたことになります。パルスが検出されない場合は、そのビットには 0 が含まれていたことになります。電圧パルスを検知する際の遅延は、コア メモリの アクセス時間と呼ばれます。

このような読み取りの後、ビットには 0 が含まれます。これは、コア メモリ アクセスが破壊的読み取りと呼ばれる理由を示しています。コアの内容を読み取る操作を行うと、その内容が消去され、すぐに再作成する必要があります。

コアメモリのビットを書き込む場合、回路は読み取り操作が行われ、ビットが 0 状態にあると想定します。

• 1 ビットを書き込むには、選択された X ラインと Y ラインが駆動され、電流は読み取り操作とは逆方向に流れます。読み取りと同様に、X ラインと Y ラインの交差点にあるコアの磁気極性が変化します。
• 0 ビットを書き込むには、2 つの方法があります。最初の方法は、元の方向の電流による読み取りプロセスと同じです。2 番目はロジックが逆です。言い換えると、0 ビットの書き込みは、1 ビットの書き込みを禁止することです。同じ量の電流が Inhibit ラインにも送信されます。これにより、それぞれのコアを流れる正味電流が選択電流の半分に減少し、極性の変化が禁止されます。

センス ワイヤは読み取り時にのみ使用され、インヒビット ワイヤは書き込み時にのみ使用されます。このため、後のコア システムでは、これら 2 つのワイヤを 1 つのワイヤに統合し、メモリ コントローラ内の回路を使用してワイヤの機能を切り替えるようになりました。

ただし、センス ワイヤが交差するコアが多すぎると、各コアの電圧が重なり合うため、ハーフ セレクト電流によってライン全体にかなりの電圧が発生することもあります。この「誤読」の潜在的なリスクにより、センス ワイヤの最小数が制限されます。

センスワイヤを増やすと、より多くのデコード回路も必要になります。

コア メモリ コントローラは、すべての読み取りの直後に書き込みが行われるように設計されています (読み取りによってすべてのビットが 0 に強制され、書き込みではこれが行われたと想定されるため)。命令セットはこれを利用するように設計されています。

たとえば、メモリ内の値は、読み書きとほぼ同じ速さで読み書きできます。PDP -6では、AOS*(またはSOS*) 命令は、1 つのメモリ サイクルの読み取りフェーズと書き込みフェーズの間で値を増分 (または減分) します (おそらく、サイクルの途中でメモリ コントローラに一時停止するように信号を送ります)。これは、読み取り書き込みサイクルで値を取得し、プロセッサ レジスタの値を増分 (または減分) してから、別の読み取り書き込みサイクルで新しい値を書き込むプロセスよりも 2 倍高速です。

ワード ラインコア メモリは、レジスタ メモリを提供するためによく使用されました。このタイプの別名は、リニア セレクトや2-Dです。この形式のコア メモリでは、通常、プレーン上の各コアに 3 本のワイヤ (ワード読み取り、ワード書き込み、ビット センス/書き込み) が配線されていました。ワードの読み取りまたはクリアを行うには、1 つ以上のワード読み取りラインに全電流が適用されます。これにより、選択されたコアがクリアされ、反転するとビット センス/書き込みラインに電圧パルスが誘導されます。読み取りの場合、通常は 1 つのワード読み取りラインのみが選択されますが、クリアの場合は、ビット センス/書き込みラインを無視して複数のワード読み取りラインを選択できます。ワードの書き込みを行うには、1 つ以上のワード書き込みラインに半分の電流が適用され、ビットを設定する各ビット センス/書き込みラインに半分の電流が適用されます。一部の設計では、ワード読み取りラインとワード書き込みラインが 1 本のワイヤに結合され、ビットあたり 2 本のワイヤのみを持つメモリ アレイになりました。書き込みの場合、複数のワード書き込みラインを選択できます。これにより、1 サイクルで複数のワードを消去したり、同じ値で書き込んだりできるため、 X/Y ライン同時電流よりもパフォーマンス上の利点がありました。一般的なマシンのレジスタ セットでは、通常、この形式のコア メモリの小さなプレーンが 1 つだけ使用されていました。このテクノロジを使用して構築された非常に大きなメモリもあり、たとえば CDC 6600の拡張コア ストレージ (ECS) 補助メモリは、最大 200 万の 60 ビット ワードでした。

コアロープメモリは、コアメモリの読み取り専用メモリ(ROM) 形式です。この場合、より線形の磁性材料を持つコアは、単にトランスとして使用され、個々のコア内には実際には磁気的に情報は保存されません。ワードの各ビットには 1 つのコアがあります。特定のメモリアドレスの内容を読み取ると、そのアドレスに対応するワイヤに電流パルスが生成されます。各アドレスワイヤは、バイナリ [1] を表すためにコアに通されるか、バイナリ [0] を表すためにそのコアの外側に通されます。予想どおり、コアは読み取り/書き込みコアメモリのコアよりも物理的にはるかに大きくなっています。このタイプのメモリは非常に信頼性が高く、NASA の月面着陸に使用されたアポロ誘導コンピュータがその例です。

初期のコアメモリの性能は、今日の言葉で言えば、クロックレート 1  MHz ( Apple IIやCommodore 64などの 1980 年代初期の家庭用コンピュータに相当) とほぼ同等であると言えます。初期のコアメモリシステムのサイクルタイムは約 6  μsでしたが、1970 年代初期には 1.2 μs に低下し、70 年代半ばには 600  ns (0.6 μs) にまで低下しました。一部の設計では大幅に高いパフォーマンスを実現しました。1964年のCDC 6600のメモリサイクルタイムは 1.0 μs で、半選択電流 200 mA を必要とするコアを使用していました。^[43]アクセス時間を短縮し、データレート (帯域幅) を高めるために、複数のコアグリッドを同時に使用してそれぞれがデータワードの 1 ビットを格納するなど、あらゆる手段が講じられました。たとえば、マシンは32 ビットワードの 1 ビットをそれぞれに含む 32 個のコア グリッドを使用し、コントローラーは 1 回の読み取り/書き込みサイクルで 32 ビット ワード全体にアクセスできます。

コアメモリは不揮発性ストレージであり、電源がなくても内容を無期限に保持できます。また、EMPや放射線の影響も比較的受けにくいです。これらは、第一世代の産業用プログラマブルコントローラ、軍事施設、戦闘機などの乗り物、宇宙船などのアプリケーションにとって重要な利点であり、半導体MOSメモリ（MOSFETも参照）が利用可能になってから何年もの間コアメモリが使用されるようになりました。たとえば、スペースシャトルの IBM AP-101Bフライトコンピューターはコアメモリを使用していましたが、1986年にチャレンジャー号が分解し、その後海に墜落した後もメモリの内容は保持されていました。 ^[44]

初期のコアのもう 1 つの特徴は、保磁力が温度に非常に敏感であることです。つまり、ある温度での適切な半選択電流は、別の温度での適切な半選択電流とは異なります。そのため、メモリ コントローラには温度センサー (通常はサーミスタ)が組み込まれ、温度変化に応じて電流レベルを適切に調整します。この例として、Digital Equipment CorporationがPDP-1コンピュータに使用したコア メモリが挙げられます。この戦略は、 DECが空冷式コンピュータの PDPライン用に構築した後続のコア メモリ システムすべてに引き継がれました。

温度に対する敏感さに対処する別の方法は、磁気コアの「スタック」を温度制御オーブン内に閉じ込めることだった。この例としては、IBM 1620の空気加熱コア メモリ (動作温度である約 106 °F (41 °C)に達するまでに最大 30 分かかる) や、 IBM 7090、初期のIBM 7094、IBM 7030の油加熱コア メモリがあげられる。コアを冷却するのではなく加熱したのは、主な要件が一定の温度であり、室温よりかなり高い一定の温度を維持する方が室温以下を維持するよりも簡単 (かつ安価) だったためである。

コア メモリのハードウェアの問題を診断するには、時間のかかる診断プログラムを実行する必要がありました。簡単なテストでは、すべてのビットに 1 と 0 が含まれるかどうかをチェックしましたが、これらの診断では、最悪のケースのパターンを使用してコア メモリをテストし、数時間実行する必要がありました。ほとんどのコンピューターには 1 つのコア メモリ ボードしかなかったため、これらの診断もメモリ内を移動し、すべてのビットをテストすることができました。高度なテストは「シュムー テスト」と呼ばれ、センス ラインがテストされた時間 (「ストローブ」) に合わせて半選択電流が変更されました。このテストのデータ プロットは「シュムー」と呼ばれる漫画のキャラクターに似ていたため、この名前が定着しました。多くの場合、コア アレイをテーブルに置いたプリント回路基板を軽くたたくと、エラーを解決できました。これにより、コアを通る配線に沿ってコアの位置がわずかに変化し、問題を解決できました。コア メモリは当時の他のコンピューター コンポーネントと比較して非常に信頼性が高いことが証明されたため、この手順が必要になることはほとんどありませんでした。

• 
  このmicroSDHCカードには 80 億バイト (8 GB) を保存できます。このカードは、8 バイトを保存するために 64 個のコアを使用する磁気コア メモリ セクション上に配置されています。microSDHC カードは、はるかに小さい物理スペースに 10 億倍以上のバイトを保存できます。
• 
  磁気コアメモリ、18×24ビット、米国25セント硬貨をスケールとして
• 
  磁気コアメモリのクローズアップ
• 
  斜めに

• バブルメモリ
• コアダンプ
• コアロープメモリ
• 遅延線メモリ
• 強誘電体RAM
• 磁気抵抗ランダムアクセスメモリ
• 読み取り専用メモリ(RMM)
• 薄膜メモリ
• トランスフルクサー
• ツイスターメモリ

ウィキメディア・コモンズには、コアメモリに関連するメディアがあります。

無料辞書の Wiktionary でコア メモリを調べてください。

• 「インタラクティブチュートリアル - 磁気コアメモリ」。国立高磁場研究所。 2023年11月27日閲覧。
• コロンビア大学のコアメモリ
• 「磁気コア」。デジタル コンピュータの基礎(レート トレーニング マニュアル)。海軍教育訓練司令部。1978 年。95 ページ～。NAVEDTRA 10088-B。
• PDP-11 のコアメモリ 2009 年 10 月 24 日、Wayback Machineにアーカイブ
• コアメモリとその他の初期のメモリタイプ 2006年4月15日にアクセス
• 同時電流フェライトコアメモリーズバイト誌、1976年7月
• Casio AL-1000 計算機 – 1960 年代半ばのこのデスクトップ電子計算機の磁気コア メモリのクローズアップを示します。
• ドイツのコンピュータ博物館にある複数のデバイスでまだ使用されているコアメモリ
• Werner, GE; Whalen, RM; Lockhart, NF; Flaker, RC (1967 年 3 月)。「110 ナノ秒フェライト コア メモリ」(PDF)。IBM Journal of Research and Development。11 ( 2): 153–161。doi : 10.1147/rd.112.0153。2009年 2 月 26 日のオリジナル (PDF) からアーカイブ。
• コンピュータのコアメモリの背景