インテル 4004

インテル 4004

灰色のトレースが付いた Intel C4004 プロセッサ
一般情報
発売	1971年11月15日; 53年前 （1971年11月15日）
製造中止	1981年[1]
販売元	インテル
デザイン：	インテル
共通メーカー	インテル
パフォーマンス
最大CPU クロックレート	740 KHz ～ 750 KHz
データ幅	4ビット
アドレス幅	12ビット（多重化）
アーキテクチャと分類
応用	Busicom 電卓、算術演算
テクノロジーノード	10μm
命令セット	4ビットBCD指向
物理的仕様
トランジスタ	2,300
パッケージ	16ピンデュアルインラインパッケージ
ソケット	DIP16
歴史
後継	インテル 4040
サポート状況
サポートされていません

インテル4004は、1971年にインテル社が発売した4ビットの 中央処理装置（CPU）である。60ドル（2023年の450ドルに相当^[2] ）で販売され、初めて商業的に生産されたマイクロプロセッサであり^{[3] 、}長い歴史を持つインテルCPUの最初のものであった。

4004 は大規模集積回路の最初の重要な例であり、 MOS シリコン ゲートテクノロジ (SGT)の優位性を示しました。既存のテクノロジと比較して、同じチップ領域に統合された SGT は、5 倍の動作速度で 2 倍のトランジスタを実装しました。この段階的なパフォーマンスの向上により、既存のマルチチップ CPU に代わるシングルチップ CPU が可能になりました。革新的な 4004 チップ設計は、複雑なロジックおよびメモリ回路に SGT を使用する方法のモデルとなり、世界の半導体業界で SGT の採用が加速しました。フェアチャイルドで最初の SGT を開発したフェデリコ ファギンは、この新技術を使用した最初の商用集積回路 (IC) を設計し、アナログ/デジタル アプリケーションでの優位性を証明しました ( 1968 年のフェアチャイルド 3708 )。彼は後にインテルで SGT を使用して、4004 の製造に必要な前例のない統合を実現しました。

このプロジェクトの歴史は1969年に遡ります。ビジコム社がインテルに電子計算機用の7つのチップファミリーの設計を依頼したのが始まりで、そのうち3つはさまざまな計算機を作るのに特化したCPUを構成していました。CPUはシフトレジスタに格納されたデータとROM (読み取り専用メモリ) に格納された命令に基づいていました。3チップCPUロジック設計の複雑さから、マルシアン・ホフはRAM (ランダムアクセスメモリ) に格納されたデータに基づく、より従来的なCPUアーキテクチャを提案しました。このアーキテクチャははるかに単純で汎用性が高く、1つのチップに統合できる可能性があり、コストを削減して速度を改善できました。設計は1970年4月にファギンの指揮の下、嶋正敏の支援を受けて開始されました。嶋はアーキテクチャと後にロジック設計に貢献しました。完全に動作する4004の最初の納入は1971年3月、ビジコムの141-PF印刷計算機エンジニアリングプロトタイプ用でした (現在はカリフォルニア州マウンテンビューのコンピュータ歴史博物館に展示されています)。^[4]一般販売は1971年7月に開始されました。

フェアチャイルド セミコンダクターで働いていたときにファギンが開発した数々の技術革新により、4004 を 1 つのチップで製造することが可能になった。主なコンセプトは、金属ではなくポリシリコンで作られたセルフアライン ゲートの使用であり、これによりコンポーネントをはるかに近づけて高速で動作させることができる。4004 を可能にするために、ファギンはシリコン ゲートでは実現不可能と考えられていた「ブートストラップ ロード」と、金属を使用せずにシリコン ゲートをトランジスタのソースとドレインに直接接続できる「埋め込みコンタクト」も開発した。これらの技術革新により回路密度が 2 倍になり、コストが半分になり、1 つのチップに 2,300 個のトランジスタを含めることができ、アルミニウム ゲートを使用した以前の MOS 技術を使用した設計よりも 5 倍高速に動作できるようになった。

4004 の設計は、1974 年に Faggin によってIntel 4040として改良されました。命名規則は、8 ビット設計である Intel 8008および8080にも引き継がれました。

1969年4月、ビジコムはインテルに電子計算機の新設計を依頼した。彼らは、世界初の卓上型プログラマブル計算機の一つである1965年のオリベッティ・プログラムマ101のアーキテクチャを基に設計した。^{[5] [6]}重要な違いは、ビジコムの設計では、個々の部品が詰まったプリント基板の代わりに集積回路を使用し、メモリには101の 高価な磁歪線の代わりにソリッドステートシフトレジスタを使用することだった。

ビジコムは、以前の電卓設計とは対照的に、低価格のデスクトッププリンタ電卓に導入し、その後、同じ設計をレジや現金自動預け払い機などの他の用途に使用することを目標に、汎用プロセッサのコンセプトを開発しました。同社はすでにTTL 小規模集積回路ロジックICを使用した電卓を製造しており、インテルの中規模集積回路（MSI）技術を使用してチップ数を削減することに関心を持っていました。^[7]

インテルは、最近採用された従業員番号12のマルシアン・ホフを両社の連絡係に任命した。6月下旬、ビジコンのエンジニア3人、嶋正敏、同僚の増田、高山がインテルを訪れ、設計を紹介した。ホフはエンジニアとの連絡係に任命されただけだったが、コンセプトの検討を開始した。当初の提案には、プログラム制御、演算ユニット（ALU）、タイミング、プログラムROM、一時メモリ用シフトレジスタ、プリンタコントローラ、入出力制御の7つのICが含まれていた。^[8]

ホフは、チップの数とチップ間の相互接続の多さから、ビジコムの価格目標が達成不可能になるのではないかと懸念した。チップを統合すれば複雑さとコストが軽減される。また、まだ小規模なインテルでは、7つのチップを同時に製造するのに十分な設計スタッフがいないのではないかとも懸念した。彼はこれらの懸念を上層部に伝え、 CEOのボブ・ノイスは、実現可能であれば別のアプローチを支持するとホフに伝えた。^[8]

ビジコンの設計における重要な概念は、プログラム制御と ALU が特に電卓市場を狙ったものではなく、ROM 内のプログラムが電卓に変身させたものだった。当初のアイデアは、会社が同じチップを異なる量のシフトレジスタ RAM とプログラム ROM と組み合わせて使用​​し、さまざまな計算機を製造できるというものだった。ホフは、ビジコンの命令セット アーキテクチャが汎用コンピュータのアーキテクチャと非常によく一致していることに衝撃を受けた。彼は、真の汎用プロセッサを電卓に使用できるほど安価に製造できるかどうかを検討し始めた。^[9]後に、最初のマイクロプロセッサのアーキテクチャのアイデアをどこから得たのかと尋ねられたとき、ホフは、英国のトラクター会社であるプレッシー^[10]がスタンフォードにミニコンピュータを寄贈し、在学中に「それを少しいじった」と語った。佐々木正は、電卓を 4 つの部分に分割するというアイデアは、インテルとの最初の会議の前に日本で行われたブレインストーミング ミーティングに出席していた、奈良女子大学の無名の女性のものだと考えている。^[11]

この設計を実用化することを可能にしたもう 1 つの開発は、インテルによる初期のダイナミック RAM (DRAM) チップの開発でした。当時のシフト レジスタは、数少ない低コストの読み取りおよび書き込みメモリ デバイスでした。シフト レジスタではランダム アクセスは許可されませんが、代わりに、クロック パルスごとに、格納されたデータをセルのチェーンに沿って 1 つのセルに移動します。任意のデータ (たとえば 1 バイト) を取得する時間は、クロック速度とチェーン内のセルの数によって決まります。プロセッサがレジスタの各ビットが循環するのを待たなければならない場合、結果として得られる実効速度は実用的ではないほど低くなります。一方、DRAM では、格納されているすべてのデータにランダム アクセスでき、容量も約 2 倍であるため、コストも低くなります。^[9]

最後に、ホフはプログラム制御チップの複雑さの大部分が、各命令が個別に実装されていることに気付きました。彼は、チップがサブルーチン呼び出しをサポートし、命令が可能な場合はサブルーチンとして実装されることを提案しました。アプリケーションは当然ながら 4 ビット設計を提案しました。これは、計算機で使用される2 進化 10 進数(BCD) 値を直接操作できるためです。ホフは 1969 年 7 月から 8 月にかけて全体的な設計コンセプトに取り組みましたが、ビジコムの幹部は彼の提案に興味がないように見えました。^[9]

ホフは知らなかったが、ビジコムチームは彼の提案に非常に興味を持っていた。しかし、彼らが懸念していた具体的な問題がいくつかあった。1つの重要な問題は、小数点調整やキーボード処理などの特定のルーチンをサブルーチンとして実装すると、大量のROMスペースが必要になることだった。もう1つの問題は、設計に割り込み機能がないため、リアルタイムイベントの処理が困難になることだった。最後に、4ビットBCDとして数値を保存すると、符号と小数点を保存するための追加のメモリが必要になる。^[12]

1969年9月、スタンレー・メイザーがフェアチャイルドからインテルに移籍した。ホフとメイザーはすぐにビジコムの懸念に対する解決策を思いついた。ビジコムの設計では1バイトのマクロ命令と複雑なデコーダ回路を使っていたが、サブルーチンの複雑さに対処するためにメイザーは同じマクロ命令を実行する20バイトのインタープリタを開発した。島はピンでトリガーされる新しい割り込みを追加して、キーボードを割り込み駆動にすることを提案した。彼はまた、アキュムレータをクリアするためにブランチバック（サブルーチンからの戻り）命令を修正した。^[13]

価格目標を達成するには、チップをできるだけ小さくし、使用するリードの数を最小限にすることが重要でした。データは 4 ビットで、アドレス空間は12 ビット (4096 バイト) であるため、約 24 ピン未満では直接アクセスすることはできませんでした。これでは小さすぎるため、設計では 16 ピンのデュアル インライン パッケージ(DIP) レイアウトを使用し、 4 本のラインの 1 セットを多重化しました。つまり、ROM 内のどのアドレスにアクセスするかを指定するには 3 クロック サイクルが必要で、メモリから読み取るにはさらに 2 クロック サイクルが必要でした。1 MHz で動作させると、BCD 値の計算を 1 桁あたり約 80 マイクロ秒で実行できます。^[14]

インテルとビジコムの協議の結果、ビジコムの 7 チップ設計を、CPU、ROM、RAM、I/O (入出力) デバイスで構成されるインテルの 4 チップに縮小するアーキテクチャが生まれた。この提案は 1969 年 10 月にビジコムの幹部チームに提示された。彼らは新しいコンセプトが優れていることに同意し、インテルに開発開始のゴーサインを出した。ホフは、設計はすべてインテル内で行われたにもかかわらず、契約によって設計のすべての権利がビジコムに譲渡されたことを知って憤慨した。その後、チームは日本に向かったが、島は 12 月までカリフォルニアに留まり、多くのサブルーチンを開発した。^[14]

アプリケーション研究グループに所属していたホフ氏もメイザー氏もシリコンの設計経験はなく、設計グループはすでにメモリデバイスの開発で手一杯だった。1970年4月、 MOS設計グループを率いていたレスリー・ヴァダス氏は、フェアチャイルドセミコンダクターからフェデリコ・ファギン氏を雇い、プロジェクトを引き継がせた。^[15]ファギン氏はすでに、MOSシリコンゲート技術の開発全体と、それを使って作られた最初の商用集積回路（IC）の設計を主導したことで名を馳せていた。この新技術は半導体市場全体を変えることになるはずだった。

集積回路は、トランジスタや抵抗器などの多数の個別コンポーネントで構成されており、これらは下層のシリコンに「ドーパント」を混ぜて製造されます。これは通常、チップを化学ガスの存在下で加熱し、表面に拡散させることで実現されます。以前は、表面に堆積したアルミニウム線を使用して、個々のコンポーネントを接続して回路を作成していました。アルミニウムは 600 度で溶解し、シリコンは 1000 度で溶解するため、トレースは通常、最後のステップとして堆積する必要があり、生産サイクルが複雑になることがよくありました。

1967年、ベル研究所は、金属ではなくシリコン製のセルフアライン ゲートを備えた MOS トランジスタの作成に関する論文を発表しました。ただし、これらのデバイスは概念実証であり、IC の作成には使用できませんでした。ファギンとトム クラインはこの好奇心から、信頼性の高い IC を製造するために必要なプロセス技術全体を開発しました。ファギンはまた、SGT を使用した最初の IC であるフェアチャイルド 3708 [16] を設計および製造し、1968^年末に初めて販売され、1969 年 9 月のElectronicsの表紙を飾りました。 ^{[17] [15]}シリコン ゲート技術により、リーク電流も 100 倍以上減少し、DRAM (ダイナミック ランダム アクセス メモリ) などの高度な動的回路が可能になりました。また、ゲートに使用される高濃度ドープ シリコンで相互接続を形成できるようになり、マイクロプロセッサなどのランダム ロジック IC の回路密度が大幅に向上しました。

この技術により、プロセスのどの段階でも相互接続を行うことができるようになった。さらに重要なのは、配線は他のコンポーネントを製造したのと同じ装置を使用して堆積されたことである。これにより、異なるマシン タイプ間のレイアウトのわずかな違いが排除された。以前は、機械の不正確さによりオフセットされるシリコン コンポーネントにアルミニウムが接触するように、相互接続を必要以上に大きくする必要がありました。この問題が排除されたことで、回路をはるかに近くに配置できるようになり、コンポーネントの密度が即座に 2 倍になり、コストが同じだけ削減されました。さらに、アルミニウム配線は信号速度を制限するコンデンサとして機能していました。これを除去することで、チップをより高速で実行できるようになりました。^{[18] [19]}

インテルでは、ファギンがこの自己整合ゲートプロセスを使用して新しいプロセッサの設計を開始しました。ファギンがインテルに入社した数日後、島が日本から到着しました。彼は、12月に退職して以来、プロジェクトの作業がまったく行われていないことを知ってがっかりし、当初のスケジュールが不可能になったことを懸念しました。ファギンは毎日夜遅くまで働いて対応し、島はさらに6か月間滞在して手伝いました。ファギン自身は、週に70時間から80時間に及ぶ仕事に没頭しました。^[20]必要な回路密度に到達するには、さらなる進歩が必要でした。これらの進歩の1つは、「埋め込み接点」の使用でした。^{[21] [22]}これにより、シリコン接続ワイヤをコンポーネントに直接接続できるようになりました。もう1つの進歩は、シリコンゲートを使用して「ブートストラップ負荷」を追加する方法を考案し、マスキングステップの一部として^[23] 、処理から1ステップを削減することでした。^[15]ファギンによるこれら2つの革新がなければ、ホフのアーキテクチャを単一のチップで実現することはできなかったでしょう。

当時のインテルのチップ命名方式では、各コンポーネントに4桁の番号が使用されていました。最初の桁は使用されているプロセス技術を示し、2番目の桁は一般的な機能を示し、最後の2桁はそのコンポーネントタイプの開発における連続番号を指定していました。この規則を使用すると、チップは1302、1105、1507、および1202として知られていました。ファギンは、これではそれらが一貫したセットを形成しているという事実がわかりにくくなると感じ、それらを「4000ファミリー」と名付けることにしました。^[24] 4つのチップは次のとおりです。

• Intel 4001、256バイト 4 ビット ROM。
• Intel 4002、4つの 20ニブルレジスタを備えた DRAM (合計サイズ 40 バイト)。
• Intel 4003、シリアルおよびパラレル出力を備えた10ビットのスタティックシフトレジスターを備えたI/Oチップ。
• Intel 4004 CPU。

完全に拡張されたシステムは、合計 4 KB の ROM を持つ 16 個の Intel 4001、合計 1,280 ニブル (640 バイト) の RAM を持つ 16 個の Intel 4002、および無制限の数の 4003 をサポートできます。4003 は、CPU に直接接続されるのではなく、4001 のプログラム可能な入力ピンと出力ピン、および 4002 の出力ピンに接続されます。^[8]

設計が完了すると、島は日本に戻り、計算機の試作品の製作に取りかかった。4001の最初のウェハーは1970年10月に加工され、^[15] 11月には4003と4002が続いた。4002には小さな問題があることが判明したが、簡単に修正できた。最初の4004は12月末に到着したが、まったく機能しなかった。チップを調べたところ、ファギンは埋め込み接点の製造ステップが省略されていることを発見した。2回目の製造は1971年1月に行われ、4004は2つの小さな問題を除いて完璧に動作した。

ファギンはこれらのチップのサンプルを到着するたびにシマに送っていた。4月、計算機のプロトタイプが動作可能であることがわかった。その月の終わりに、シマはインテルに4001 ROMの最終マスクを送り、設計は完成した。これは4004 1個、4002 2個、4003 3個、4001 4個で構成されていた。追加の4001はオプションの平方根機能を提供した。ファギンが4001でチップが熱いときにのみ発生する厄介な問題を発見した後、最後の変更が加えられた。新しいレジスタデコーダ回路を追加することがファギンの解決策だった。同じ問題は4002でも見られ、同じ解決策が使用された。1971年8月に量産が開始された。^[25]

島との電話中に、ファギンはビジコムが財政難に陥っており、チップの価格を下げなければ倒産する可能性が高いことを知った。ファギンはノイスを説得して、独占契約からインテルを解放するのと引き換えに価格を下げることにした。1971年5月、ビジコムは、他の計算機プロジェクトに使用しないことと、インテルが開発費6万ドルを返済することを条件に、これに同意した。^[25]このマーケティングの焦点の変更に伴い、チップファミリーの名前はMCS-4（Micro Computer System, 4-bitの略）に変更された。^[24]

インテルの経営陣は、営業チームが顧客に製品を説明できるかどうか懐疑的だった。インテルはメモリ市場ですでに成功していたため、4004 が市場を混乱させるのではないかと懸念し、宣伝をためらっていた。^[25]彼らは、現在のインテルの顧客が新製品を競合製品とみなし、競合他社からメモリを購入するのではないかと恐れていた。^[26]ホフとメイザーはまた、当時市場に投入された新しい 16 ビットミニコンピュータに慣れているユーザーにとって、設計上の制限が製品の魅力を低下させるのではないかと懸念していた。 ^[27]

1971年の夏、テキサス・インスツルメンツの元社員エド・ゲルバッハがマーケティング部門を引き継ぎ、すぐに製品の発表計画を開始したことで、すべてが変わった。^[27]これは1971年11月にインテルが「統合エレクトロニクスの新時代を告げる」という広告を掲載したときに起こった。 ^{[28]これは}Electronic News誌の11月15日号に初めて掲載された。^[29]

4004は、一般向けに利用できる最初の商用マイクロプロセッサとなった。^[a]しかし、実際にはそうではなかった。^[27]

1969年12月、コンピュータターミナルコーポレーション（CTC）は、同社が設計中のコンピュータターミナルであるDatapoint 2200用のカスタムバイポーラメモリチップの製造をインテルに依頼した。マゾールとホフはCPU設計を検討し、4004よりそれほど複雑ではなく、シングルチップの8ビットCPUとして実装できるという結論に達した。^[14]ファギンを雇う数週間前、1970年3月にインテルはハル・フィーニーを雇い、インテル8008（当時はインテルの命名規則に従って1201と呼ばれていた）の設計を依頼した。しかし、CTCは当初CPUの従来のTTL実装を進めることを決定し、プロジェクトの優先順位は下がった。フィーニーは他のプロジェクトに割り当てられ、最終的にはファギンの4000ファミリーチップのテストを手伝うことになった。^[30]

1971年1月、フィーニーはファギンの監督下で1201に再配置され、1972年3月には量産チップが入手可能になった。5月、ホフとメイザーは米国各地で2つのCPU設計を紹介する講演ツアーを行った。2つの設計のトレードオフは、4004とそのメモリおよびI/Oチップを使用すると、完全なコンピュータシステムを構築するのがはるかに簡単であるのに対し、8008はより柔軟で、16kBのより大きなアドレス空間を持ち、より多くの命令を提供するという点であった。重要な違いは、最小限の4004システムは2つのチップ、1つの4004と1つの4001（256バイトROM）だけで構築できるのに対し、8008ではメモリおよびI/O機能とのインターフェイスに少なくとも20個の追加のTTLコンポーネントが必要になることである。^[30]

2つの設計はそれぞれ異なる役割で使われることになりました。4004は実装コストが大きな懸念事項となる用途で使用され、電子レンジや信号機などの組み込みコントローラで広く使われるようになりました。一方、8008は主にコンピュータ端末やマイクロコンピュータなどのユーザープログラム可能なアプリケーションで使われるようになりました。この機能の分割は今日まで残っており、前者はマイクロコントローラとして知られています。^[30]

ほぼ同時期に、他に3つのCPUチップ設計が作られた。1969年に完成したFour-Phase Systems AL1、1970年に完成しF-14トムキャット戦闘機に使用されたMP944 、そして1971年9月17日に発表されたTexas Instruments TMS-0100チップである。MP944は、6つのチップの集合で1つのプロセッサユニットを形成していた。TMS0100チップは「チップ上の計算機」として発表され、当初の名称はTMS1802NCだった。 ^[31]このチップには非常に原始的なCPUが含まれており、さまざまな単純な4機能計算機を実装するためにのみ使用できる。これは、1974年に発表されたTMS1000の前身であり、CPUだけでなくROM、RAM、およびI/O機能を含むチップ上のコンピュータである最初のマイクロコントローラと見なされている。^[32]インテルが開発した4つのチップからなるMCS-4ファミリー（そのうち4004はCPUまたはマイクロプロセッサ）は、シングルチップのTMS1000よりもはるかに汎用性と強力であり、さまざまなアプリケーション用のさまざまな小型コンピュータの作成を可能にしました。^[要出典]

マイクロプロセッサとマイクロコントローラに特化した最初の会社であるザイログは、1974年末にフェデリコ・ファギンとラルフ・ウンガーマンによって設立されました^{。[33] [34]}

4004は12mm2^のダイ^[36]に10μmプロセスのシリコンゲートエンハンスメントロードpMOS技術を採用しており、約92,000 命令/秒、1命令サイクルは10.8マイクロ秒です。 [ 37 ]^当初のクロックレートの設計目標は、 IBM 1620 Model Iと同じ1MHzでした。^[要出典]

インテル4004は、ルビーリスの大きなシート上で各パターンを500倍の倍率で物理的に切り取り、それを縮小して繰り返すことで生成されたマスクを使用して製造されましたが、このプロセスは現在のコンピュータグラフィックデザイン機能では時代遅れになっています。^[38]

製造されたチップをテストするために、ファギンは4004チップで駆動するMCS-4ファミリーのシリコンウェーハ用テスターを開発した。このテスターは、インテル4004マイクロプロセッサが電卓のような製品だけでなく、制御アプリケーションにも使用できることを経営陣に証明するものでもあった。^[39]

4004 には、通常マイクロプロセッサでは処理されないメモリ チップの選択と I/O を直接的に低レベルで制御する機能が含まれています。ただし、その機能は RAM からコードを実行できず、ROM (または ROM として機能する独立してロードされた RAM。どちらの場合も、プロセッサ自体は実行可能なメモリ空間にデータを書き込んだり転送したりすることはできません) で提供されている命令に制限されるという点で制限されています。RAM および ROM パーツ チップは、I/O 機能をプライマリ メモリ機能と一緒に統合している点でも珍しいものです。この分割により、MCS-4 システムの最小部品数が大幅に削減されましたが、比較的高レベルのデータ転送命令を受け入れ、デコードし、実行するために、メモリ チップ自体にプロセッサのようなロジックをある程度組み込む必要がありました。

4004 システムの標準的な構成は、最大 16 × 4001 ROM チップ (1 つのバンク) と 16 × 4002 RAM チップ (4 つのバンクが 4 つ) で構成され、これらを合わせると 4 KB のプログラム ストレージ、1024 + 256 ニブルのデータ/ステータス ストレージ、および 64 出力と 64 入力/出力の外部データ/制御ライン (これら自体を使用して、たとえば 4003 を操作できます) が提供されます。ただし、Intel の MCS-4 ドキュメントでは、最大 48 個の ROM および RAM チップ (最大 192 個の外部制御ラインを提供) を「任意の組み合わせで」4004 に「単純なゲーティング ハードウェアを使用して」接続できるとしていますが、これが実際にどのように実現されるかについての詳細や例は示されていません。

• 最大クロックレートは740kHzです 。4004は1971年の最初のリリース時にこの最大クロック定格を備えていました。^[b]
• 命令サイクル時間：最小10.8μs ^[37]（マシンサイクルあたり8クロックサイクル）。
• 命令実行時間1または2マシンサイクル（10.8または21.6μs）、46 250から1秒あたり92,500命令。
  • 8桁の10進数2つ（それぞれ32ビット、4ビットのBCD桁を想定）を加算すると、850μs、つまり約79マシンサイクル（632クロックティック）かかると主張されており、1桁のペアあたり平均10サイクル（80ティック）弱で、動作速度は1秒あたり1176×8桁の加算となる^[c]。
• プログラムとデータのストレージを分離します。ただし、別々のバスを使用するハーバード アーキテクチャ設計とは異なり、ピン数を抑える必要がある 4004 では、次の転送に単一の多重化4 ビット バスを使用します。
  • 12ビットアドレス、
  • 8ビット命令、
  • 4 ビットのデータワード。
• 5120 ビット (640 バイトに相当) の RAM を直接アドレス指定でき、1280 個の 4 ビット「文字」として保存され、1024 個の「データ」文字と 256 個の「ステータス」文字 (512 バイトと 128 バイト) を表すグループに編成されます。^[d]
• 直接対処できる32768ビットのROMは4096個の8ビットワード（バイト）に相当し、そのように配列されています。^[e]
• 命令セットには46 個の命令 (うち 41 個は 8 ビット幅、5 個は 16 ビット幅) が含まれていました。
• レジスタ セットには、それぞれ 4 ビットのレジスタが 16 個含まれています。
• 内部サブルーチン スタック、深さ 3 レベル。

• 4001: 256バイトROM（256個の8ビットプログラム命令）と1つの内蔵4ビットI/Oポート。4001 ROM+I/Oチップは、4008/4009のペアと一緒にシステムで使用することはできません。^[40]
• 4002: 40 バイトのRAM (80 個の 4 ビットデータワード) と 1 つの組み込み 4 ビット出力ポート。チップの RAM 部分は、20 個の 4 ビット ワードの 4 つの「レジスタ」に編成されています。
  • 16個のデータワード（元の計算機設計では仮数桁に使用）は、比較的標準的な方法でアクセスされます。
  • 4 つのステータス ワード (元の計算機設計では指数桁と符号に使用)。ROM の入力チャネルの代わりに I/O タイプのコマンドを使用してアクセスされます。
• 4003:キーボード、ディスプレイ、プリンターなどをスキャンするための10 ビットのパラレル出力シフト レジスタ。
• 4008: 標準メモリ チップにアクセスするための 8 ビット アドレス ラッチと、1 つの組み込み 4 ビット チップ選択および I/O ポート。
• 4009: 標準メモリおよび I/O チップへのプログラムおよび I/O アクセス コンバータ。
• 4269: キーボード/ディスプレイ インターフェース。
• 4289: メモリ インターフェイス (4008 と 4009 の機能を組み合わせたもの)。

Intel が説明した最小システム仕様は、4004 と 256 バイトの 4001 プログラム ROM 1 つで構成されます。4004 には多数のオンボード インデックス レジスタがあり、これらは作業用 RAM の 16 × 4 ビットまたは 8 × 8 ビット文字 (またはその混合) に相当するため、複雑さが最小限のアプリケーションでは個別の RAM が明示的に必要ありません。また、ROM の組み込み I/O ラインのおかげで、シンプルなインターフェイス チップも必要ありません。ただし、プロジェクトの複雑さが増すにつれて、さまざまな他のサポート チップが役に立ち始めます。

Intel MCS-4 プロセッサ ラインには、多数のバージョンが製造されました。最も初期のバージョンは C とマークされ (C4004 など)、セラミック製で、チップの背面に白とグレーのゼブラ パターン (「グレー トレース」と呼ばれることが多い) が使用されていました。次の世代のチップは、無地の白セラミック (C とマーク) で、その後、ダーク グレーのセラミック (D) になりました。MCS-4 ファミリの最近のバージョンの多くは、プラスチック (P) で製造されました。

• 
  灰色の痕跡のないセラミックC4004バリアント
• 
  セラミックD4004バリアント
• 
  プラスチックP4004のバリエーション

マイクロプロセッサを使用した最初の商用製品は、Busicom計算機 141-PF でした。4004 は、1974 年にDave Nutting AssociatesがBally向けに製作したプロトタイプである、最初のマイクロプロセッサ制御のピンボールゲームにも使用されました。

1996年、米国特許庁はゲイリー・W・ブーン氏とその雇用主であるテキサス・インスツルメンツをシングルチップマイクロコントローラの発明者として正式に認定し、1990年にギルバート・P・ハイアット氏に付与された特許を覆した。特許は期限切れであったが、ギルバート・ハイアット氏との以前の契約の詳細によっては、潜在的な経済的影響を与えると考えられていた。^[41]マイクロプロセッサ設計者であり、ブーン氏とハイアット氏の特許訴訟の専門家証人であるニック・トレデニック氏は次のように述べている。

以下は、私が特許訴訟のために行った調査から得た意見です。市販製品に初めて搭載されたマイクロプロセッサは、Four Phase Systems AL1でした。市販された最初の（部品として販売された）マイクロプロセッサは、Intelの4004でした。^[42]

太陽系を離れた最初の宇宙船であるパイオニア10号には、インテル4004マイクロプロセッサが使われていたという俗説がある。エイムズ研究センターのラリー・ラッシャー博士によると、パイオニアチームは4004を評価したが、当時は新しすぎてパイオニアのプロジェクトに組み込むには適さないと判断したという。^[要出典]この俗説は、 2006年にフェデリコ・ファギン自身がコンピュータ歴史博物館で行った講演でも繰り返された。^[43]

フェデリコ・ファギンは、シリコンゲート設計が「マイクロプロセッサの真髄」を体現していることを知っていたため、4004に自分のイニシャルを記した。ダイの角には「FF」と書かれている^[24]。

1996年11月、マイクロプロセッサの25周年にあたる日に、インテルは米国の従業員に4004マイクロプロセッサチップを搭載した真鍮製の 時計を配布した。 ^{[44] [45]}

2006年11月15日、4004の35周年にあたり、インテルはチップの回路図、マスクワーク、ユーザーマニュアルを公開して祝いました。^[46]インテル4004の完全に機能する41×58cm、^{[47] 130倍のスケールのレプリカが}個別のトランジスタを使用して構築され、2006年にカリフォルニア州サンタクララのインテル博物館で展示されました。^[48]

2010年10月15日、ファギン、ホフ、メイザーの3人は、4004に関する先駆的な研究に対してバラク・オバマ大統領から国家技術革新賞を授与された^。[49]

• インテル インテリック 4

• Faggin, Federico; Hoff, Marcian Jr.; Mazor, Stanley; Shima, Masatoshi (1996 年 12 月)。「4004 の歴史」IEEE Micro . 16 (6): 10–20. doi :10.1109/40.546561。
• フェデリコ・ファギン: MOS シリコン ゲート技術と最初のマイクロプロセッサが、イタリア物理学会とヨーロッパ物理学会の La Rivista del Nuovo Cimento 誌に掲載されました。2015 年 10 月 8 日、第 38 巻、N.12 (pp 575–619)
• フェデリコ・ファギン: シリコン: マイクロプロセッサの発明から意識の新しい科学まで。シリコンゲート技術と最初のマイクロプロセッサ プロジェクトのリーダーおよび主要開発者、Zilog の創設者、Z80 CPU の開発者による自伝。2020 年に Waterside Productions より出版。

• US 3753011  1973 年 8 月 14 日。Faggin、Federico: 電源設定可能な双安定回路。
• US 3821715  1974 年 6 月 28 日。Hoff, Marcian、Mazor, Stanley、Faggin, Federico: マルチチップ デジタル コンピュータのメモリ システム。

• Faggin, F.、Klein, T.、および Vadasz, L.: シリコン ゲートを使用した絶縁ゲート電界効果トランジスタ集積回路。IEDM (International Electron Devices Meeting) プログラム (1968 年 10 月) の表紙と概要。1968 年に Fairchild Semiconductor で開発されたシリコン ゲート技術 (SGT) は、共同発明者で開発者の Federico Faggin によって、1968 年 10 月 23 日にワシントン DC で開催された IEDM で初めて発表されました。これは、後に半導体業界で広く採用されることになる、セルフ アライン ゲートを備えた MOS 集積回路を製造する唯一の商用プロセス技術でした。SGT は、商用のダイナミック RAM、CCD イメージ センサー、不揮発性メモリ、およびマイクロプロセッサを生産する最初の技術であり、初めて LSI 集積回路を備えた汎用コンピュータのすべての基本要素を提供しました。
• フェデリコ・ファギンとトーマス・クライン: 「低しきい値のより高速な MOS デバイス世代が、新しい波であるシリコン ゲート IC の頂点に立っています」。Electronics Magazine の表紙 (1969 年 9 月 29 日)。Electronics の記事では、1968 年にフェデリコ・ファギンが設計した Fairchild 3708 が紹介されています。これは、シリコン ゲート技術を使用した世界初の商用集積回路であり、その実現可能性を証明し、新しい技術の最初の応用でした。
• F. Faggin、T. Klein: シリコンゲート技術。「ソリッドステートエレクトロニクス」、1970 年、第 13 巻、pp. 1125–1144

• 4004 設計 (1971) のイニシャル FF (Federico Faggin)。4004 には、チップの片隅に設計者 Federico Faggin のイニシャル FF が刻まれています。チップに署名することは、作者としての誇りを示す自発的な行為であり、多くの Intel 設計者が彼の後を追って模倣した独創的なアイデアでもありました。
• F. Faggin および ME Hoff: 「4 チップ プロセッサ キットで標準部品とカスタム設計を統合」。Electronics/1972 年 4 月 24 日、112 ～ 116 ページ。1973 年 8 月の The Intel Memory Design Handbook の 6 ～ 27 ページから 6 ～ 31 ページに再掲載。
• F. Faggin、M. Shima、ME Hoff Jr.、H. Feeney、S. Mazor: 「MCS-4 - LSI マイクロ コンピュータ システム」。IEEE '72 リージョン 6 カンファレンス。1973 年 8 月発行の『Intel Memory Design Handbook』の 6–32 ページから 6–37 ページに再掲載。
• Busicom 141-PF プリンティング電卓エンジニアリング プロトタイプ (1971 年)。(カリフォルニア州マウンテン ビューのコンピュータ歴史博物館への Federico Faggin 氏寄贈)。CHM コレクション カタログには、Busicom 141-PF デスクトップ電卓のエンジニアリング プロトタイプの写真が掲載されています。エンジニアリング プロトタイプには、世界で初めて製造されたマイクロプロセッサが使用されていました。このユニークなプロトタイプは、4004 と他の 3 つのメモリおよび I/O チップ (MCS-4 チップセット) の設計と開発を指揮した Federico Faggin 氏への、Busicom 社長の小島義雄氏からの個人的な贈り物でした。Faggin 氏は 25 年間このプロトタイプを自宅に保管した後、1996 年に CHM に寄贈しました。
• Faggin, F.; Capocaccia, F. 「新しい統合型 MOS シフト レジスタ」、Proceedings XV International Electronics Scientific Congress、ローマ、1968 年 4 月、pp. 143–152。この論文では、1967 年末に SGS-Fairchild (現在の ST Micro) で開発された新しいスタティック MOS シフト レジスタについて説明しています。この後、Federico Faggin は 1968 年 2 月にパロアルト (カリフォルニア州) の Fairchild の R&D に加わりました。Faggin は後にこの新しいシフト レジスタを MCS-4 チップ (4004(1970) を含む) で使用しました。

• Intel 4004 マイクロプロセッサ 35 周年 - 最初のマイクロプロセッサの 35 周年を記念してコンピュータ歴史博物館で行われた Ted Hoff 氏と Federico Faggin 氏によるプレゼンテーションのライブ録画。( youtube.com )
• IEEE Solid State Circuits Magazine、2009 年冬 Vol.1 No.1。「Faggin、Hoff、Mazor、Shima の 4004 マイクロプロセッサ」。
• 「MOS シリコン ゲート テクノロジーと最初のマイクロプロセッサ」、Federico Faggin 著、La Rivista del Nuovo Cimento、Italian Physical Society、Vol. 38、第 12 号、2015 年。
• 「マイクロプロセッサの作り方」フェデリコ・ファギン著。ネイチャーエレクトロニクス第1巻、2018年1月。オンライン公開：2018年1月8日

• インテル初のマイクロプロセッサ - Intel 4004: インテル ミュージアム (インテル コーポレート アーカイブ) のエントリ
• Intel 4004: 4004の設計者であり、それを実現する技術の開発者であるフェデリコ・ファギン氏の証言
• 4004 および初期のすべての Intel マイクロプロセッサで使用されたランダム ロジック設計の新しい方法論
• 嶋正敏氏インタビュー
• MCS-4 マイクロコンピュータセット データシート (12 ページ)
• Intel 4004 - 45 周年記念プロジェクト、非公式 4004 Web サイトの回路図、および Java シミュレーター。個別のトランジスタを使用して構築された、完全に機能する 4004 の 130 倍スケールのレプリカ。
• マイクロプロセッサの発明におけるシリコン設計の重要な役割
• Intel 4004 ダイの高解像度光学顕微鏡写真と CMOS ロジックの基本的な説明
• Intel 4004 エミュレーター、アセンブラー、および逆アセンブラー: Javascript での Intel 4004 用のシンプルなプログラミング ツール
• データシート Intel 4004
• データシート Intel MCS-4
• BuscomV2p1 回路図
• MSC-4 アセンブリ言語プログラミングマニュアル
• チップの殿堂: Intel 4004 マイクロプロセッサ ( IEEE Spectrumウェブサイト)
• Intel 4004 の物語