ウィルソン電流ミラーは、入力端子に入力電流を受け取り、出力端子に「ミラーリングされた」電流源または電流シンクを出力する3端子回路(図1)です。ミラーリングされた電流は、入力電流の正確なコピーです。
図2のように入力分岐に一定のバイアス電流を印加することで、ウィルソン電流源として使用できます。この回路は、テクトロニクスで働いていた集積回路設計エンジニアのジョージ・R・ウィルソンにちなんで名付けられました。[ 1 ] [ 2 ]ウィルソンはこの構成を1967年に考案しました。当時、彼とバリー・ギルバートは、トランジスタ3個だけを使用する改良された電流ミラーを一晩で見つけるという勝負をしました。ウィルソンはこの勝負に勝ちました。[ 3 ]

電流ミラーがより大きな回路の一部としてどれだけうまく機能するかを評価する主な指標は3つあります。
ギルバート[ 3 ]による近似解析は、ウィルソン電流ミラーの動作原理と、その静的誤差が非常に小さい理由を示しています。図1のトランジスタQ1とQ2は、同じエミッタ電位とベース電位を共有するマッチドペアであり、したがって、そしてこれは、シンプルな2トランジスタ電流ミラーです。入力として、出力として。電流が入力ノード( Q3のベースとQ1のコレクタ間の接続)に電圧が印加されると、そのノードからグランドへの電圧が増加し始めます。この電圧がQ3のエミッタ・ベース接合をバイアスするために必要な電圧を超えると、Q3はエミッタフォロワまたは共通コレクタ増幅器として動作し、 Q1とQ2のベース電圧が上昇し始めます。このベース電圧が上昇すると、 Q1のコレクタに電流が流れ始めます。Q1のコレクタ電流とQ3のベース電流の合計がちょうど釣り合った時点で、電圧と電流の増加はすべて停止します。 この条件下では、3つのトランジスタのコレクタ電流はほぼ等しく、したがってベース電流もほぼ等しくなります。すると、 Q1のコレクタ電流はQ2のコレクタ電流はQ1のコレクタ電流と完全に等しいので、 Q3のエミッタ電流はQ3のコレクタ電流はエミッタ電流からベース電流を引いたものであるため、この近似では、静的誤差はゼロである。
より厳密な形式的解析では、予想される静的誤差が示されています。以下を仮定します。
したがって、そしてQ3のベース電流は次式で与えられる。そしてエミッタ電流は、
Q3のエミッタ、 Q2のコレクタ、およびQ1とQ2のベースが共有するノードにおける電流の合計から、 Q3のエミッタ電流は次のようになるはずです。
式を等しくすると(1)と(2)では、次のようになる。
入力ノードにおける電流の合計は、. を置き換える(3)から以下が得られる: または 。
なぜなら出力電流、静的誤差、入力電流と出力電流の差は、次のとおりです。
NPNトランジスタの場合、電流利得は、は100程度の値であり、原理的には、不一致は約1:5000である。
図2のウィルソン電流源の場合、ミラーの入力電流は次のようになる。ベース・エミッタ間電圧は、、通常0.5~0.75ボルトの間であるため、一部の著者[ 1 ] はこの結果を次のように近似している。出力電流は、V CCと R 1にほぼ依存し、回路は定電流源として動作します。つまり、負荷のインピーダンスが変化しても電流は一定に保たれます。ただし、V CCの変化や温度による R 1の値の変化は、出力電流の変化として現れます。抵抗器を使用して電源から基準電流を直接生成するこの方法は、実用的な用途には十分な安定性をほとんど持たず、温度や電源電圧に依存しない基準電流を提供するために、より複雑な回路が使用されます。[ 4 ]
式(4)は、この回路で一般的に見られる入力電流と出力電流の差を大幅に過小評価している。理由は3つある。まず、Q1とQ2によって形成される内部カレントミラーのエミッタ・コレクタ電圧が同じではない。トランジスタQ2はダイオード接続されており、これは通常0.6~0.7ボルト程度です。Q1のコレクタ・エミッタ間電圧はQ3のベース・エミッタ間電圧分だけ高いため、 Q2の両端の電圧の約2倍になります。Q1のアーリー効果(ベース幅変調)により、コレクタ電流はQ2のコレクタ電流よりもわずかに高くなります。この問題は、図4aの改良型ウィルソン電流ミラーにQ4として示されている4番目のトランジスタを追加することで、ほぼ解消できます。Q4はQ1のコレクタと直列にダイオード接続されており、コレクタ電圧を下げて、ほぼ等しくなるようにします。Q2について。
第二に、ウィルソン電流ミラーは電流ゲインの不一致の影響を受けやすく、トランジスタの、特にマッチング そして、対応するペア Q 1と Q 2の現在の利益。[ 3 ]3つのトランジスタすべてに違いがあるため、どこQ1とQ2の現在のゲインの調和平均またはベータの不一致が5%以上あることが報告されており[ 3 ] 、静的誤差が桁違いに増加する原因となっている。
最後に、低および中程度のエミッタ電流におけるバイポーラトランジスタのコレクタ電流は、次の関係にほぼ適合する。どこ熱電圧とは温度、ドーピング濃度、コレクタ-エミッタ電圧に依存する定数です。 [ 5 ] トランジスタ Q1 と Q2 の電流は一致しており、同じ方程式への適合性に依存しますが、観測された不一致は形状に依存し、範囲はパーセント。[ 6 ] Q1とQ2の間のこのような違いは、ミラー全体で同じパーセントの静的誤差に直接つながります。この誤差源を最小限に抑えるには、慎重なレイアウトとトランジスタ設計を使用する必要があります。たとえば、Q1とQ2はそれぞれ、電流利得の局所的な勾配の影響を減らすために、共通中心レイアウトでクロスカップルされたクワッドとして配置された並列トランジスタのペアとして実装できます。[ 3 ]ミラーを固定バイアスレベルで使用する場合は、このペアのエミッタのマッチング抵抗により、マッチングの問題の一部をトランジスタからこれらの抵抗に転送できます。

回路が電流源となるのは、その出力電流が出力電圧に依存しない場合に限られます。図1および図2の回路では、重要な出力電圧はQ3のコレクタから接地までの電位です。その独立性の尺度は、回路の出力インピーダンス、すなわち出力電圧の変化とそれによって生じる電流の変化の比です。図3は、テスト電圧源を用いて描かれたウィルソン電流ミラーの小信号モデルを示しています。出力に接続します。出力インピーダンスは次の比率です。低周波数ではこの比率は実数であり、出力抵抗を表します。
図3では、トランジスタQ1とQ2が標準的な2トランジスタ電流ミラーを構成している様子が示されている。出力インピーダンス[ 1 ] [ 3 ]を計算するには、この電流ミラーサブ回路の出力電流が、は入力電流に等しく、、 またはトランジスタQ3は、コレクタ電流用の電流制御依存電流源を備えた低周波ハイブリッドπモデルで表されます。
Q3のエミッタノードにおける電流の合計は、次のことを意味する。
ダイオード接続トランジスタQ 2の動的抵抗は、2 トランジスタ電流ミラーの入力抵抗よりもはるかに小さいため、試験電圧、は、 Q3のコレクタ-エミッタ端子間に効果的に現れます。Q3のベース電流は式(5)を用いてQ3のコレクタノードにおける電流の合計は次のようになる。出力インピーダンスを求めると、次のようになる。
標準的な2トランジスタ電流ミラーでは、出力インピーダンスは出力トランジスタの動的アーリー抵抗となり、この場合、その等価値はウィルソン電流ミラーの出力インピーダンスは、係数だけ高い。およそ50倍。
電流ミラーの入力インピーダンスは、入力電圧の変化(図1および図2の入力端子から接地までの電位)と、それを引き起こす入力電流の変化の比です。出力電流の変化は入力電流の変化とほぼ等しいので、Q3のベース・エミッタ間電圧の変化は式(3)は、 Q2のコレクターがほぼ同じ量だけ変化することを示しているので、入力電圧はQ2とQ3のベース・エミッタ間電圧の合計であり、Q2とQ3のコレクタ電流はほぼ等しいので、入力インピーダンスは標準式を使用して結果として以下につながる:
どこは通常の熱電圧であり、ボルツマン定数と絶対温度の積を電子の電荷で割ったものです。このインピーダンスは の値の 2 倍です。標準的な2トランジスタ電流ミラーの場合。
電流ミラーは、集積回路の信号経路で頻繁に使用されます。たとえば、演算増幅器内での差動信号からシングルエンド信号への変換などです。バイアス電流が低い場合、回路のインピーダンスは十分に高いため、周波数の影響は、入力ノードと出力ノードを接地へ並列接続するデバイス容量と寄生容量によって支配され、入力インピーダンスと出力インピーダンスが低下します。[ 3 ]コレクタ-ベース容量、, of Q3 is one component of that capacitive load. The collector of Q3 is the output node of the mirror and its base is the input node. When any current flows in , that current becomes an input to the mirror and the current is doubled at the output. Effectively the contribution from Q3 to the total output capacitance is . If the output of the Wilson mirror is connected to a relatively high impedance node, the voltage gain of the mirror may be high. In that case the input impedance of the mirror may be affected by the Miller effect because of , although the low input impedance of the mirror mitigates this effect.
When the circuit is biased at higher currents that maximize the frequency response of the transistor current gain, it is possible to operate a Wilson current mirror with satisfactory results at frequencies up to approximately one tenth of the transition frequency of the transistors.[3] The transition frequency of a bipolar transistor, , is the frequency at which the short-circuit common-emitter current gain falls to unity.[7] It is effectively the highest frequency for which a transistor may supply useful gain in an amplifier. The transition frequency is a function of the collector current, increasing with increasing current until a broad maximum at a collector current slightly less than what causes the onset of high injection. In simple models of the bipolar transistor when the collector is grounded, shows a single-pole frequency response so is also the current gain-bandwidth product. Crudely this implies that at , . By equation (4) one might expect the magnitude of the ratio of output to input current at that frequency to differ from unity by about 2%.
The Wilson current mirror achieves the high output impedance of equation (6) by negative feedback rather than by emitter degeneration as cascoded mirrors or sources with resistor degeneration do. The node impedance of the only internal node of the mirror, the node at the emitter of Q3 and the collector of Q2, is quite low.[3] At low frequency, that impedance is given by . For a device biased at 1 mA having a current gain of 100, this evaluates to 0.26 ohms at 25 °C. Any change in output current with output voltage results in a change in the emitter current of Q3 but very little change in the emitter node voltage. The change in Q2とQ1を通して入力ノードにフィードバックされ、Q3のベース電流を変化させることで出力電流の正味の変化を減少させ、フィードバックループを閉じます。
負帰還ループ(電流ループまたは電圧ループ)を含む回路で、ループゲインが1に近いか1を超える場合、ループ内の信号の位相シフトが負帰還を正帰還に変換するのに十分な場合、周波数応答に望ましくない異常が生じる可能性があります。ウィルソン電流ミラーの電流帰還ループの場合、この効果は出力電流と入力電流の比に強い広帯域共振ピークとして現れます。約ギルバート[ 3 ]は、 NPNトランジスタで実装されたウィルソン電流ミラーのシミュレーションを示しています。GHzと電流利得ピーク値は7.5dBである 。1.2 GHzにおいて、この挙動は非常に好ましくなく、基本ミラー回路をさらに改良することで大部分を解消できます。図4bは、Q1とQ2のベースをQ2のコレクタから切り離し、Q3に2つ目のエミッタを追加して内部ミラーのベースを駆動することでこのピークを低減する、ウィルソンミラーの可能なバリエーションを示しています。同じバイアス条件とデバイスタイプの場合、この回路は50 MHzまで平坦な周波数応答を示し、ピーク応答は0.7 dB 未満です。 160MHzでは 、低周波応答が350MHzで低下する 。
電流源のコンプライアンス、すなわち出力電流がほぼ一定に保たれる出力電圧の範囲は、電流源が組み込まれた回路のバイアスおよび動作に利用できる電位に影響を与える。例えば、図2では、「負荷」に利用可能な電圧は電源電圧と電圧の差である。そして、Q 3のコレクタ電圧。Q 3のコレクタはミラーの出力ノードであり、そのコレクタの接地に対する電位がミラーの出力電圧、すなわち、そして「負荷」電圧は負荷電圧範囲は最小値で最大化されますまた、電流ミラーソースをシステムの一段の能動負荷として使用する場合、次の段への入力は、ソース出力ノードとミラーと同じ電源レールに直接接続されることがよくあります。このため、最小後段のバイアス調整を簡素化し、過渡状態や過負荷状態においてその段を完全にオフにできるようにするために、できるだけ小さく保つ必要がある。
ウィルソン電流ミラーの最小出力電圧は、Q 2のベース・エミッタ電圧を十分に上回って、Q 3 が飽和ではなくアクティブモードで動作するようにする必要があります。ギルバート[ 3 ]は、880 ミリボルトという低い出力電圧でも一定の出力電流を示す代表的なウィルソン電流ミラーの実装に関するデータを報告しています。回路は高周波動作用にバイアスされているため、これは、 Q3の飽和電圧が0.1~0.2ボルトであることを示しています。対照的に、標準的な2トランジスタミラーは、出力トランジスタの飽和電圧まで動作します。
ウィルソン電流ミラーの入力電圧は入力ノードは低インピーダンスノードであるため、動作中は電圧がほぼ一定に保たれます。ボルト。標準的な2トランジスタミラーの等価電圧は、ベース-エミッタ間電圧降下1つ分だけです。または、ウィルソンミラーの半分です。ミラーへの入力電流を生成する回路に利用可能なヘッドルーム(反対側の電源レールとミラーの入力間の電位差)は、電源電圧とミラー入力電圧の差です。ウィルソン電流ミラー構成の高い入力電圧と高い最小出力電圧は、電源電圧が低い回路、特にバッテリー駆動デバイスで見られるような3ボルト未満の電源電圧では問題になる可能性があります。

図4aに示すように、ウィルソン電流ミラーに4番目のトランジスタを追加すると、Q1のコレクタ電圧がVBE4だけ低下し、Q1とQ2のコレクタ電圧が等しくなります。これには3つの効果があります。まず、 Q1のアーリー効果によるQ1とQ2間のミスマッチが解消されます。これは、3つのトランジスタからなるウィルソン電流ミラーにおける唯一の一次ミスマッチの原因です[ 8 ]。次に、高電流ではトランジスタの電流利得βが減少し、コレクタ電流とベース・エミッタ電圧の関係がこれらの影響の深刻さはコレクタ電圧に依存します。Q 1と Q 2のコレクタ電圧を一致させることで、回路は入力および出力ブランチにおける高電流時の性能劣化を対称にします。これにより、回路の線形動作範囲が大幅に拡張されます。10 mA の出力を必要とするアプリケーション向けにトランジスタアレイで実装された回路に関する報告された測定では、4 番目のトランジスタを追加することで、入力電流と出力電流の差が 1% 未満となる動作電流が、3 つのトランジスタのバージョンに比べて少なくとも 2 倍に拡張されました。[ 9 ]
最後に、コレクタ電圧を均等にすることで、 Q1とQ2で消費される電力も均等になり、温度がVBEに与える影響によるミスマッチを低減する傾向があります。
標準的な2トランジスタミラー以外にも、設計者が選択できる電流ミラー構成は数多く存在する。 [ 10 ] これらには、エミッタフォロワによってベース電流のミスマッチを低減するもの[ 3 ] 、カスコード構造や抵抗デジェネレーションを用いて静的誤差を低減し出力インピーダンスを高める回路、内部誤差増幅器を用いてカスコードの効果を高めるゲインブースト型電流ミラーなどがある。ウィルソン電流ミラーは、他の構成に比べて次のような利点がある。
ウィルソン電流ミラーには、次のような制約があります。

CMOS回路でウィルソン電流ミラーを使用する場合、通常は図5のように4トランジスタの形式になります。[ 10 ]トランジスタペアM1/M2とM3/M4が完全に一致し、入力電位と出力電位がほぼ等しい場合、原理的には静的誤差はなく、MOSFETのゲートに低周波またはDC電流が流れないため、入力電流と出力電流は等しくなります。しかし、デバイス形状のランダムなリソグラフィ変動とデバイス間のしきい値電圧の変動により、トランジスタ間には常にミスマッチが生じます。
固定ドレイン・ソース電圧で飽和状態で動作する長チャネルMOSFETの場合、ドレイン電流はデバイスサイズとゲート・ソース電圧とデバイスしきい値電圧の差の大きさに比例する[ 1 ]。
どこデバイスの幅は、長さはデバイスのしきい値電圧。ランダムなリソグラフィのばらつきは、異なる値として反映されます。各トランジスタの比率。同様に、しきい値の変動は、値の小さな違いとして現れます。各トランジスタについて。そして図5のミラー回路はM1のドレイン電流を入力電流と等しくし、出力構成は出力電流がM2のドレイン電流と等しくなることを保証する。式(8)を2変数テイラー級数に展開すると、そして、最初の線形項以降を切り捨てると、M1とM2のドレイン電流の不一致を表す式は次のようになる。
ウェハ全体にわたるマッチドペアのしきい値電圧の変動の統計は、広範囲にわたって研究されてきた。[ 11 ]しきい値電圧変動の標準偏差は、デバイスの絶対サイズ、製造プロセスの最小フィーチャサイズ、およびボディ電圧に依存し、通常1~3ミリボルトである。したがって、式(9)のしきい値電圧項の寄与を1パーセント以下に抑えるには、ゲート・ソース間電圧をしきい値より数十分の1ボルト上回る電圧でトランジスタにバイアスをかける必要がある。これは、MOSFETのドレイン電流ノイズ密度が相互コンダクタンスに比例し、したがって逆比例するため、ミラートランジスタの出力電流ノイズへの寄与を低減するという副次的な効果をもたらす。[ 12 ]
同様に、(9)の2番目の幾何級数項の影響を最小限に抑えるためには、慎重な配置が必要です。一つの可能性として、トランジスタM1とM2を複数の並列デバイスに分割し、それらを共通中心配置またはインターデジタ配置で、周囲にダミーガード構造の有無にかかわらず配置する方法がある。[ 13 ]
MOSFETウィルソン電流ミラーの出力インピーダンスは、バイポーラバージョンと同様の方法で計算できます。M4にボディ効果がない場合、低周波出力インピーダンスは次のように表されます。[ 10 ] M4にボディ・ソース電位が生じないようにするには、M4を別のボディウェルに実装する必要があります。しかし、より一般的な方法は、4つのトランジスタすべてが共通のボディ接続を共有することです。M2のドレインは比較的インピーダンスの低いノードであり、これによりボディ効果が制限されます。この場合の出力インピーダンスは次のようになります。
この回路のバイポーラトランジスタ版の場合と同様に、出力インピーダンスは標準的な2トランジスタ電流ミラーの場合よりもはるかに大きい。標準ミラーの出力インピーダンスと同じになるので、2つの比率はこれはしばしばかなり大きい。
MOS回路におけるウィルソン電流ミラーの使用に関する主な制限は、図5の接地接続と入力ノードおよび出力ノード間の最小電圧が高く、飽和領域で全てのトランジスタが適切に動作するために必要な電圧である。[ 10 ]入力ノードと接地間の電圧差はMOSデバイスのしきい値電圧は、製造技術にもよるが、ボディ効果なしで通常0.4~1.0ボルトである。入力と出力の電流整合を良好にするには、しきい値電圧を数十分の1ボルト超える必要があり、入力と接地間の電位の合計は2.0ボルトに匹敵します。トランジスタが共通のボディ端子を共有し、M4のボディ効果によってしきい値電圧が上昇すると、この差は大きくなります。ミラーの出力側では、接地への最小電圧はこの電圧は 1.0 ボルトよりかなり高くなる可能性が高い。電源電圧が 3 ボルトより高くない限り、どちらの電位差も入力電流を供給し出力電流を使用する回路に十分な余裕を与えない。現代の多くの集積回路は、短チャネル トランジスタの制限に対応し、バッテリー駆動デバイスのニーズを満たし、一般的に高い電力効率を実現するために、低電圧電源を使用するように設計されている。その結果、新しい設計では、広帯域カスコード電流ミラー構成の何らかのバリエーションが使用される傾向がある。[ 10 ] [ 14 ] [ 15 ] 1ボルト以下 の極めて低い電源電圧の場合、電流ミラーの使用は完全に放棄される可能性がある。[ 16 ]