身体への影響

ボディ効果（基板バイアス効果とも呼ばれる）は、電界効果トランジスタ（ MOSFET ）に存在する望ましくない二次効果であり、トランジスタのしきい値電圧の変化（ $V_{th}$ ）ソースとバルク（基板）端子間の電位差によって生じる。 ^{[ 1 ]}^{[ 2 ]}理想的な一次MOSFETモデルでは、ソースとバルクが同じ電位に接続されていると仮定しているが、^{[ 3 ]}多くの集積回路トポロジーでは、ソース電圧は動的に変化し、基板はグローバル基準電位に保たれる。^{[ 4 ]}この電圧差はデバイスの内部静電バランスを変化させ、デバイスのバイアス条件、スイッチング特性、増幅能力を大きく変化させる。^{[ 1 ]}^{[ 2 ]}^{[ 3 ]}^{[ 4 ]}^{[ 5 ]}^{[ 6 ]}

基本原則

金属酸化物半導体電界効果トランジスタの動作は、外部から印加されるゲート・バルク間電圧（ $V_{GB}$ ) ^{[ 1 ]}この現象は電界効果と呼ばれ、界面で半導体のドーピング反転を可能にし、ソース端子とドレイン端子の間に導電チャネルの形成を可能にします。ただし、外部から印加された電圧のごく一部だけが実際にバンドの変調に使用され、残りの一部は酸化膜を横切って電圧降下し、反転層の形成によって基板に露出した固定電荷の量に依存します。^{[ 1 ]}^{[ 2 ]}^{[ 6 ]}

非ゼロのソース-バルク電圧（ $V_{SB}$ ）が印加されると、チャネル領域の電気的挙動が変化します。より正確には、ソースとボディ間の逆バイアスによってゲート酸化膜下の空乏層が広がり、電界効果によって露出される補償されていないドーピングイオンの量が増加します。これにより、酸化膜領域全体にわたって電圧降下が大きくなります。結果として、より高い $V_{GB}$ したがって、反転チャネルの形成を可能にするには、しきい値電圧が必要となる。 $V_{SB}=0$ 条件。^{[ 1 ]}^{[ 2 ]}^{[ 6 ]}

物理的構造

エンハンスメントモード nMOSデバイスにおいて、ソース・バルク間電圧に関して、以下の2つの条件が考えられる。

中立状態（ $V_{SB}=0$ ）
逆ボディバイアス（ $V_{SB}>0$ ）

前方ボディバイアス条件（ $V_{SB}<0$ ）は、一般的にソース-バルクおよびドレイン-バルクのpn接合に電流が流れるのを防ぐことができないため、有効な動作モードとしては通常無視され、正しいMOSFETの動作が損なわれます。デュアル pMOSデバイスについても同様の議論が導き出せます。^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}

中立状態（V _SB = 0）

{\displaystyle V_{GB}} — 上部パネル：外部から取り付けられた $V_{GB}$ バンドベンディング（バンド図）を生成し、界面から正孔を枯渇させる。図は、ボディバイアスがない場合のnMOSデバイス内の反転の閾値条件を示しています（ $V_{GB}=V_{th0}$ ユニークな $E_{F}$ 検討対象のセクションには電流が流れていないため、存在しなければならない。 $V_{SB}=0$ そして $V_{DS}=0$ 条件。下部パネル：ボディバイアスが存在する場合、印加される $V_{SB}$ フェルミ準位を分割し、より大きな $V_{GB}$ 反転チャネルを作成するため。^{[ 1 ]}^{[ 2 ]}

ゼロボディバイアス条件下（ $V_{SB}=0$ ）ドレイン端子とソース端子が同じ静電ポテンシャルにあるとみなされる場合（ $V_{DS}=0$ ) 単一かつ一定のフェルミ準位( $E_{F}$ ）は基板チャネル構造全体にわたって存在します。^{[ 5 ]}^{[ 7 ]}ソースとドレインの間に電子伝導チャネルを確立するには、半導体酸化物界面でエネルギーバンドが下向きに曲がる必要があります。界面での電子密度がバルク中の正孔のドーピング値と同じになる、いわゆる反転の閾値条件は、表面電位が次の式を満たすときに得られます。^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}

$\phi _{s}=2|\phi _{F}|$

どこ $\phi_F$ これはバルクフェルミポテンシャルと呼ばれ、次のように定義されます。

$\displaystyle \phi _{F}={\frac {k_{B}T}{q}}\ln {\bigg (}{\frac {N_{A}}{n_{i}}}{\bigg )}}$

ここ、 $k_{B}$ はボルツマン定数です。 $T$ は絶対温度をケルビンで表したものです。 $q$ は基本電荷です。 $N_{A}$ バルク中の基板アクセプタードーピング濃度であり、 $n_{i}$ は半導体の固有キャリア濃度である。 ^{[ 1 ]}^{[ 2 ]}^{[ 6 ]}

外部から印加された電圧によって界面に誘起される反転電荷 $V_{GB}$ は次のように表現できます。^{[ 1 ]}^{[ 2 ]}

$Q_{inv}=C_{ox}{\bigg (}V_{GB}-V_{FB}-\phi _{s}-{\frac {Q_{dep}(\phi _{s})}{C_{ox}}}{\bigg )}=C_{ox}(V_{GS}-V_{th0})$

どこ $C_{ox}$ は単位面積当たりのゲート酸化膜容量です。 ${\textstyle V_{FB}}$ はデバイスのフラットバンド電圧です。 ${\textstyle Q_{dep}}$ は基板（空乏層）に露出した空乏電荷密度であり、 $V_{th0}$ は、基板バイアスがゼロの場合の構造のしきい値電圧として定義され、最小値を示します。 ${\textstyle V_{GB}}$ 十分な反転電荷（チャネル）を得るために必要。ソース端子とバルク端子は同じ静電ポテンシャルにあるため、次の式が成り立つことに注意してください。 ${\textstyle V_{GB}=V_{GS}}$ 保持する。^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}^{[ 7 ]}

逆ボディバイアス（V _SB > 0）

正のソース-バルク電圧が印加されると、p型基板とn+ソース領域によって形成されるpn接合は、より深い逆バイアス状態になります。この外部バイアスにより、システムは熱力学的平衡から外れ、単一のフェルミ準位が2つの異なる準フェルミ準位に分裂します。^{[ 5 ]}^{[ 7 ]}

$E_{Fp}$ ：正孔の準フェルミ準位であり、基板の電位に固定されている。
$E_{Fn}$ ：電子の準フェルミ準位であり、電源の高い電位によって引き下げられる。

ソース電位はバルク電位よりも高いため、ソース内の電子のエネルギー準位は低下します。これにより、 $E_{Fn}$ ソースでは下向きに $E_{Fp}$ バルク中に等しい量で $qV_{SB}$ このような状況では、バンドは平衡状態よりもかなり大きく曲がり、ソースのシフトした準フェルミ準位を「追いかけ」、伝導帯に同じ量のキャリアを充填する必要があります。これは、より高い閾値表面電位につながります。 $\displaystyle \phi _{s}}$ より一般的な等式で定義される：^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}

$\phi _{s}=2|\phi _{F}|+V_{SB}$

より高い表面電位が必要となるため、酸化物-半導体界面で収集される電荷量は次のようになります。^{[ 1 ]}^{[ 2 ]}

$Q_{inv}=C_{ox}{\bigg (}V_{GB}-V_{FB}-2|\phi _{F}|-V_{SB}-{\frac {Q_{dep}(2|\phi _{F}|+V_{SB})}{C_{ox}}}{\bigg )}$

これは、しきい値電圧の関数としてより便利な方法で表現できる。 $V_{th0}$ 例として：^{[ 1 ]}^{[ 2 ]}

$Q_{inv}=C_{ox}{\bigg (}V_{GS}-V_{th0}-{\frac {Q_{dep}(2|\phi _{F}|+V_{SB})-Q_{dep}(2|\phi _{F}|)}{C_{ox}}}{\bigg )}=C_{ox}(V_{GS}-V_{th})$

どこ $V_{th}$ これは、ボディバイアスが存在する場合のデバイスのしきい値電圧の一般的な表現です。

予想通り、結果として得られる閾値は、ソース・ボディ間電圧によって基板に露出される追加電荷によって変調されるが、最後の式は、より包括的な表現を導出することを可能にする。 $V_{th}$ 関数として $V_{SB}$ バルク中に存在するドーピングプロファイルに関する実際の仮定は一切ない。^{[ 1 ]}^{[ 2 ]}^{[ 5 ]}^{[ 6 ]}

しきい値電圧

均一にドープされた基板の場合、しきい値電圧のソース-基板間電圧への依存性は、ボディ効果方程式^{[ 1 ]}^{[ 4 ]}^{[ 6 ]によって解析的にモデル化できます。}

$V_{th}=V_{th0}+\gamma {\bigg (}{\sqrt {2|\phi _{F}|+V_{SB}}}-{\sqrt {2|\phi _{F}|}}{\bigg )}$

どこ $\gamma$ 身体効果係数は次のように表されます。

$\gamma ={\frac {\sqrt {2\epsilon _{si}qN_{A}}}{C_{ox}}}$

ここ、 $\epsilon _{si}$ はシリコンの誘電率である。^[¹^]^[⁴^]^[⁸^]

この定式化は、幾何学的および技術的パラメータが、しきい値電圧に対する人体の影響をどのように決定するかを明確に示しています。具体的には、人体効果は以下と比例関係にあることを示しています。

ドーピング濃度（ $N_{A}$ ): 基板ドーピング濃度が高いほど空乏電荷が増加し、ボディ効果が強まる可能性がある。
酸化膜厚（ $tox$ ): 埋め込まれている ${\textstyle C_{ox}={\frac {\epsilon _{ox}}{t_{ox}}}}$ 酸化膜が薄いほどチャネルのゲート制御が強化され、不要なボディ変動から保護される。^{[ 1 ]}^{[ 4 ]}^{[ 6 ]}^{[ 8 ]}

小信号モデル

{\displaystyle g_{mb}} — 小信号MOSFETモデル：ボディ相互コンダクタンス $g_{mb}$ メインゲートと並列に接続された電圧制御電流源（VCCS）としてモデル化される $g_{m}$ 信号の観点から見ても、同様の動作をする。バルク端子は明示的に図示されていない。

アナログ回路では、バルク電圧の変動がデバイスのしきい値電圧を変調し、結果としてドレイン電流を変化させます（ $I_{D}$ ゲート端子と同様の方法で）この動作は、ボディソース電圧によって駆動される電圧制御電流源を導入することで、小信号等価回路によってモデル化できます。 ^[³^]^[⁴^]^[⁸^]

{\displaystyle V_{SB}} — 典型的なMOS技術における、ボディ・ソース間電圧の関数としてのnMOSデバイスのしきい値電圧。 $V_{SB}$ 影響が増大する $V_{th}$ 両者を結びつける非線形関係のため、制限がある。 $\eta$ グラフ上では、 $V_{SB}=0$ 。

より正確には、身体の相互コンダクタンスは次のように定義できる。

$g_{mb}={\frac {\partial {I_{D}}}{\partial {V_{BS}}}}={\frac {\partial {V_{th}}}{\partial {V_{BS}}}}{\frac {\partial {I_{D}}}{\partial {V_{th}}}}=\eta g_{m}$

どこ $g_{m}$ はMOSFETの小信号ゲート相互コンダクタンスであり、 $\eta$ （通常0.1～0.3の範囲）^{[ 8 ]}は、ボディ相互コンダクタンスとそのゲート等価コンダクタンスの比を表します。その式はボディ効果方程式から直接導出でき、次のようになります。

$\eta ={\frac {\partial {V_{th}}}{\partial {V_{BS}}}}={\frac {\gamma }{2{\sqrt {|2\phi _{F}|+V_{SB}}}}}={\frac {C_{dep}}{C_{ox}}}{\bigg |}_{V_{SB}=0}$

気づいて $\eta$ これは、ドレイン電流に対するボディ寄与を定量化する方法を提供するだけでなく、あらゆるものに対するしきい値電圧感度のコンパクトな測定方法でもある。 $V_{SB}$ バリエーション。^{[ 1 ]}^{[ 3 ]}^{[ 4 ]}^{[ 8 ]}

IC設計への影響

歴史的に、ボディ効果は非理想的な寄生効果として分類され、デジタル設計とアナログ設計の両方において深刻な設計上の制約をもたらします。より具体的には、ボディバイアスによって生じる最も一般的な欠点は次のとおりです。

アナログ回路の性能低下：基本的な共通ソース構成またはソースフォロワサブ回路では、基板効果により構成全体の電圧利得が低下し、非線形依存性により線形性が悪化します。 $V_{th}$ [ ¹^]^[⁴^]^[³^]^[⁸^]

デジタル回路の性能劣化:論理ゲート( NAND / NORゲートやパストランジスタ論理など)では、プルアップまたはプルダウンネットワークは直列接続されたトランジスタを使用します。これらの構造では、一部のデバイスはソース-バルク間電圧がゼロになりません ( $V_{SB}=0$ ) ボディ効果による結果として生じるしきい値電圧変調は、デバイスの利用可能なオーバードライブ電圧を低下させ、伝搬遅延を悪化させ、ロジックゲートのスイッチング速度を低下させる。^{[ 1 ]}^{[ 9 ]}^{[ 10 ]}

高度なアプリケーションと最新のアーキテクチャ

現代のマイクロエレクトロニクスでは、基板端子を介してしきい値電圧を意図的に変調できるようになったことで、ボディ効果は望ましくない寄生現象から、チップ設計を改善するために意図的に利用できる代替設計ツールへと変化しました。 ^{[ 4 ]}^{[ 8 ]}より正確には、ゲート相互コンダクタンスに比べて通常は無視できるものの、ボディ相互コンダクタンスはドレイン電流を変調するための分離された経路を提供し、基板を信号動作および制御のための代替入力として活用することを可能にします。^{[ 1 ]}^{[ 3 ]}^{[ 4 ]}^{[ 8 ]}

FD-SOI技術におけるバックゲート制御

SiO₂ — FD-SOI nMOSデバイスの構造。 $SiO_{2}$ この層は、独立したボディバイアスを可能にする絶縁ボックスを提供する。

完全空乏型シリコン・オン・インシュレーター技術（FD-SOI）では、トランジスタチャネルは完全空乏型シリコンの非常に薄い層上に形成され、BOX層（埋め込み酸化膜）によって基板から電気的に絶縁されています。この場合、基板はMOSFETの絶縁された第2のゲートとして機能し、バックゲートと呼ばれることがよくあります。^{[ 11 ]}^{[ 12 ]}

バックゲートに電位を印加すると、チャネル内のエネルギーバンドが垂直方向にシフトし、 $V_{th}$ バルク平面デバイスよりもはるかに高い効率で動作します。特に、このアーキテクチャは動的ボディバイアス（DBB）を可能にし、FD-SOIデジタルブロックの効率を大幅に向上させます。^{[ 11 ]}^{[ 12 ]}

前方ボディバイアス（FBB）：バックゲートに前方バイアスを適用する（ $V_{SB}<0$ ）は基板効果の大きさを減少させます。その結果、MOS構造のオーバードライブが増加し、デバイスの導電性が向上し、ロジックゲートのスイッチング性能が向上します。^{[ 12 ]}このアプローチは、デバイスの寄生ソースバルクダイオードとドレインバルクダイオードのオンによる制限を注意深く考慮した場合にのみ可能であることに注意することが重要です。
逆ボディバイアス（RBB）：逆バイアスを適用する（ $V_{SB}>0$ ）しきい値電圧の上昇を引き起こす $V_{th}$ これにより、オフ状態のデバイスのリークサブスレッショルド電流が軽減され、ロジックブロックが極めて低電力のスタンバイ状態に入ることができる。 ^{[ 11 ]}^{[ 12 ]}

超低電力（ULP）回路および超低電圧（ULV）回路

{\displaystyle M_{1}} — 単純な完全差動バルク駆動型OTAの概略図。入力信号は差動ペアトランジスタのバルクに印加される。 $M_{1}$ そして $M_{2}$ ゲートが直流電位に固定されている場合 $V_{X}$ OTAステージの小信号利得 $G=g_{mb}R_{out}$ は $\eta$ ゲート駆動方式に比べて数倍小さい。^{[ 3 ]}^{[ 13 ]}

IoT（モノのインターネット）^{[ 14 ]} 、埋め込み型生体医療センサー、またはエネルギーハーベスティングシステム^{[ 14 ]}を対象としたアプリケーションでは、供給電圧はMOSFETデバイスの公称しきい値電圧に近いかそれ以下に下げられます（ $V_{DD}$ 値の範囲は $0.3V$ そして $0.5V$ ) ^{[ 15 ]}この極端な領域では、従来のゲート駆動アンプトポロジーは、許容可能な入力ダイナミクスを保証できないため使用できません。^{[ 13 ]}^{[ 16 ]}この制限を回避するために、アンプの入力信号は入力トランジスタのボディ端子を直接駆動し、ゲートはデバイスを弱反転状態に維持する一定の DC 電圧でバイアスされます。^{[ 15 ]}このアプローチは一般にバルク駆動 MOSFET 設計として知られており、ボディ相互コンダクタンスに完全に依存するため、各デバイスのバルクをチップの基板から分離するための専用のウェルが必要です。これらのトポロジーは、主にメインゲート動作に対する相互コンダクタンス係数が弱いため、大きなトレードオフをもたらしますが、線形動作を維持しながら広い (ほぼレールツーレール) 入力スイングを可能にする可能性があります。^{[ 13 ]}^{[ 16 ]}これらの欠点のいくつかは、カスコードトポロジーによってステージ全体の電圧利得を増大させるか、入力ステージに組み込まれた局所的な正帰還技術を適用することによって軽減できます。 ^{[ 14 ]}^{[ 15 ]}^{[ 13 ]}^{[ 16 ]}

参考文献

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Taur , Yuan ; Ning , Tak H. ( 2022 ) . Fundamentals of modern VLSI devices (3rd ed.). Cambridge; New York: Cambridge University Press. ISBN 978-1-108-48002-4。
1 2 3 4 5 6 7 8 9 10 11 12 13 14ジュストリジ、ジャンルカ。パルンボ、ガエタノ (2013)。電子情報の紹介。フランコ・アンジェリ。ISBN 978-8846469489。
1 2 3 4 5 6 7 Sedra, Adel S.; Smith, Kenneth C. (2016). Microelectronic circuits (International 7th ed.). New York: Oxford University Press. ISBN 978-0-19-933914-3。
1 2 3 4 5 6 7 8 9 10 Razavi , Behzad (2017).アナログCMOS集積回路の設計（第2版）。ニューヨーク：McGraw Hill Education。ISBN 978-1-259-25509-0。
1 2 3 4 5 6 7 8サウス、SM;ン、クォククォック。リー・イーミン（2021）。半導体デバイスの物理(第 4版)。米国ニュージャージー州ホーボーケン：ワイリー。ISBN 978-1-119-61800-3。
1 2 3 4 5 6 7 8 9 10 11 Neamen, Donald A. (2012). Semiconductor physics and devices: basic principles (4th ed.). New York, NY: McGraw-Hill. ISBN 978-0-07-352958-5。
1 2 3 Sah, Chih-Tang (1991).固体電子工学の基礎. シンガポール; ニュージャージー州リバーエッジ: World Scientific. ISBN 978-981-02-4811-6。
1 2 3 4 5 6 7 8 Gray , Paul R. 編 (2010).アナログ集積回路の解析と設計(第5版、国際学生版)。ニュージャージー州ホーボーケン：Wiley。ISBN 978-0-470-39877-7。
↑ Weste, Neil HE; Harris, David Money (2011). CMOS VLSI設計：回路とシステムの視点（第4版）. ボストン、マサチューセッツ州：Addison-Wesley. ISBN 978-0-321-54774-3。
↑ Rabaey, Jan M.; Chandrakasan, Anantha P.; Nikolić, Borivoje (2003).デジタル集積回路：設計の観点. Prentice Hall エレクトロニクスおよび VLSI シリーズ (第 2版). Upper Saddle River, NJ: Prentice Hall. ISBN 978-0-13-090996-1。
1 2 3 Cristoloveanu, Sorin (2021).完全空乏型シリコン・オン・インシュレーター：ナノデバイス、メカニズム、特性評価. スロベニア：エルゼビア. ISBN 978-0-12-819643-4。
1 2 3 4 Clerc, Sylvain; Di Gilio, Thierry; Cathelin, Andreia 編 (2020).第4の端子：FDSOI回路およびシステムにおけるボディバイアス技術の利点. 集積回路とシステム（第1版、2020年版）. Cham: Springer International Publishing. ISBN 978-3-030-39495-0。
1 2 3 4 Gerfers, Friedel 編 (2025). CMOS FDSOI プロセス向けバルク駆動回路技術: 回路コンセプトから実装まで(第 1 版、2025 年版). Cham: Springer Nature Switzerland. ISBN 978-3-031-85114-8。
1 2 3 Alioto, Massimo 編 (2017). Enabling the Internet of Things: From Integrated Circuits to Integrated Systems . SpringerLink Bücher. Cham: Springer. ISBN 978-3-319-51480-2。
1 2 3 Chatterjee, S.; Tsividis, Y.; Kinget, P. (2005). "0.5Vアナログ回路技術とそのOTAおよびフィルタ設計への応用" . IEEE Journal of Solid-State Circuits . 40 (12): 2373– 2387. doi : 10.1109/JSSC.2005.856280 . ISSN 0018-9200 .
1 2 3バロ、アンドレア;グラッソ、アルフィオ・ダリオ。ペンニシ、サルバトーレ（2022-08-29）。「強化されたトランスコンダクタンスを備えた、0.4 V、81.3 nA バルク駆動単段 CMOS OTA」。エレクトロニクス。11 (17): 2704.土井: 10.3390/electronics11172704。ISSN 2079-9292。

外部リンク

MOSFETのしきい値電圧に関する注記
MOSFETのボディ効果に関する注記
ベザード・ラザヴィによるアナログ設計講義
ナノエレクトロニクス入門 MIT edu - 電子デバイス

[:Taur-1] 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Taur , Yuan ; Ning , Tak H. ( 2022 ) . Fundamentals of modern VLSI devices (3rd ed.). Cambridge; New York: Cambridge University Press. ISBN 978-1-108-48002-4。

[:Palumbo-2] 1 2 3 4 5 6 7 8 9 10 11 12 13 14ジュストリジ、ジャンルカ。パルンボ、ガエタノ (2013)。電子情報の紹介。フランコ・アンジェリ。ISBN 978-8846469489。

[:Sedra_Smith-3] 1 2 3 4 5 6 7 Sedra, Adel S.; Smith, Kenneth C. (2016). Microelectronic circuits (International 7th ed.). New York: Oxford University Press. ISBN 978-0-19-933914-3。

[:Razavi-4] 1 2 3 4 5 6 7 8 9 10 Razavi , Behzad (2017).アナログCMOS集積回路の設計（第2版）。ニューヨーク：McGraw Hill Education。ISBN 978-1-259-25509-0。

[:Sze-5] 1 2 3 4 5 6 7 8サウス、SM;ン、クォククォック。リー・イーミン（2021）。半導体デバイスの物理(第 4版)。米国ニュージャージー州ホーボーケン：ワイリー。ISBN 978-1-119-61800-3。

[:Neamen-6] 1 2 3 4 5 6 7 8 9 10 11 Neamen, Donald A. (2012). Semiconductor physics and devices: basic principles (4th ed.). New York, NY: McGraw-Hill. ISBN 978-0-07-352958-5。

[:Sah-7] 1 2 3 Sah, Chih-Tang (1991).固体電子工学の基礎. シンガポール; ニュージャージー州リバーエッジ: World Scientific. ISBN 978-981-02-4811-6。

[:Gray_Meyer-8] 1 2 3 4 5 6 7 8 Gray , Paul R. 編 (2010).アナログ集積回路の解析と設計(第5版、国際学生版)。ニュージャージー州ホーボーケン：Wiley。ISBN 978-0-470-39877-7。

[:Weste-9] Weste, Neil HE; Harris, David Money (2011). CMOS VLSI設計：回路とシステムの視点（第4版）. ボストン、マサチューセッツ州：Addison-Wesley. ISBN 978-0-321-54774-3。

[:Rabaey-10] Rabaey, Jan M.; Chandrakasan, Anantha P.; Nikolić, Borivoje (2003).デジタル集積回路：設計の観点. Prentice Hall エレクトロニクスおよび VLSI シリーズ (第 2版). Upper Saddle River, NJ: Prentice Hall. ISBN 978-0-13-090996-1。

[:Cristoloveanu-11] 1 2 3 Cristoloveanu, Sorin (2021).完全空乏型シリコン・オン・インシュレーター：ナノデバイス、メカニズム、特性評価. スロベニア：エルゼビア. ISBN 978-0-12-819643-4。

[:Clerc-12] 1 2 3 4 Clerc, Sylvain; Di Gilio, Thierry; Cathelin, Andreia 編 (2020).第4の端子：FDSOI回路およびシステムにおけるボディバイアス技術の利点. 集積回路とシステム（第1版、2020年版）. Cham: Springer International Publishing. ISBN 978-3-030-39495-0。

[:Gerfers-13] 1 2 3 4 Gerfers, Friedel 編 (2025). CMOS FDSOI プロセス向けバルク駆動回路技術: 回路コンセプトから実装まで(第 1 版、2025 年版). Cham: Springer Nature Switzerland. ISBN 978-3-031-85114-8。

[:Alioto-14] 1 2 3 Alioto, Massimo 編 (2017). Enabling the Internet of Things: From Integrated Circuits to Integrated Systems . SpringerLink Bücher. Cham: Springer. ISBN 978-3-319-51480-2。

[:0-15] 1 2 3 Chatterjee, S.; Tsividis, Y.; Kinget, P. (2005). "0.5Vアナログ回路技術とそのOTAおよびフィルタ設計への応用" . IEEE Journal of Solid-State Circuits . 40 (12): 2373– 2387. doi : 10.1109/JSSC.2005.856280 . ISSN 0018-9200 .

[:Ballo_Grasso-16] 1 2 3バロ、アンドレア;グラッソ、アルフィオ・ダリオ。ペンニシ、サルバトーレ（2022-08-29）。「強化されたトランスコンダクタンスを備えた、0.4 V、81.3 nA バルク駆動単段 CMOS OTA」。エレクトロニクス。11 (17): 2704.土井: 10.3390/electronics11172704。ISSN 2079-9292。

身体への影響

基本原則