ペンティアム（オリジナル）

ペンティアム (i586)
一般情報
発売	1993年3月22日
製造中止	1999年7月15日[より良い情報源が必要]
販売元	インテル
デザイン：	インテル
共通メーカー	インテル;
製品コード	80501 (P5) ; 80502 (P45C、P54CQS、P54CS) ; 80503 (P55C、ティラムック)
パフォーマンス
最大CPU クロックレート	60〜300MHz
FSB速度	50MHz～66MHz
キャッシュ
L1キャッシュ	16～32 KB
L2キャッシュ	最大512KiB
アーキテクチャと分類
テクノロジーノード	800nm～250nm
マイクロアーキテクチャ	P5
命令セット	x86-16、IA-32
拡張機能	ＭＭＸ;
物理的仕様
トランジスタ	3.1M 800nm（P5）; 3.2M 600nm（P54C）; 3.3M 350nm（P54CS）; 4.5M 350 nm (P55C);
コア	1;
ソケット	ソケット4; ソケット5; ソケット7;
製品、モデル、バリエーション
コア名	P5; P54C; P54CQS; P54LM; P54CS; P55C; P55LM; ティラムック; Ｐ２４Ｔ;
モデル	ペンティアム; ペンティアムオーバードライブ; ペンティアムMMX;
歴史
前任者	486 円
後継者	P6、Pentium II、Pentium III (SSE 後継)
サポート状況
	サポートされていません

Pentium （ i586またはP5 Pentiumとも呼ばれる）は、1993年3月22日にIntelによって発表されたマイクロプロセッサである。これは、Pentiumブランドを使用した最初のCPUである。 [ 3 ] [ ⁴^]x86（8086）互換プロセッサラインの第5世代と見なされ、 ^[5]i486の後継であり、その実装とマイクロアーキテクチャは社内でP5と呼ばれていた。

Intel i486と同様に、Pentiumは32ビットのi386と命令セット互換性があります。i486と非常によく似たマイクロアーキテクチャを使用していますが、デュアル整数パイプライン設計と、前身よりも10倍高速であるとされるより高度な浮動小数点ユニット（FPU）を実装できるほど拡張されています。 ^[6]

1995年11月、Pentiumの後継としてPentium Proが発表された。1996年10月には、オリジナルのPentiumと同じ基本的なマイクロアーキテクチャにMMX命令セット、より大きなキャッシュ、その他の機能強化を加えたPentium MMX [7] が発表された。Intelは2000^年初頭にP5 Pentiumプロセッサ（1997年のPentium IIの発売以来、より安価な製品として販売されていた）の製造を中止し、80486ブランドに代わるCeleronプロセッサを導入した。^[1]

概要

P5 Pentium は最初のスーパースカラー x86プロセッサであり、2 つの命令を同時に実行できることが多かった。これを実装するために使用されたいくつかの技術は、以前のスーパースカラーIntel i960 CA (1989) に基づいていたが、その他の詳細は P5 設計専用に考案された。また、パイプライン方式で複雑な x86 エンコーディングに対処するために使用された戦略など、大部分は i386 または i486 からコピーされた。^[8] i486 と同様に、Pentium は特定の命令または命令の一部に応じて、最適化されたマイクロコードシステムと RISC のような技術の両方を使用した。デュアル整数パイプライン設計は、一部の学者や RISC の競合企業によって、 CISC命令セットでは実装不可能であると主張していた。^{[誰? ]}

その他の中心的な機能としては、再設計されて大幅に高速化された浮動小数点ユニット、幅広い 64 ビットデータバス(外部および内部)、個別のコードキャッシュとデータキャッシュ、およびパフォーマンスを向上させるその他の多くの技術と機能などがあります。

P5 は i486 に比べてマルチプロセッシングのサポートも優れており、IBM メインフレームコンピュータと同様のハードウェアサポートを備えた最初の x86 CPU です。Intel は IBM と協力してこの機能を定義し、P5 マイクロアーキテクチャに組み込みました。この機能は、以前の x86 世代や競合他社の x86 プロセッサには存在しませんでした。

デュアルパイプラインの潜在能力を最大限に引き出すために、特定のコンパイラーは命令レベルの並列処理をより有効に活用するように最適化されましたが、すべてのアプリケーションが再コンパイルによって大幅にメリットを得られるわけではありません。ただし、より高速な FPU は、i486 や i387 と比較して、常に浮動小数点のパフォーマンスを大幅に向上させました。Intel は、開発ツールベンダー、ISV、オペレーティングシステム(OS) 企業と協力して、自社製品の最適化にリソースを費やしました。

競合製品には、スーパースカラーのPowerPC 601 (1993)、SuperSPARC (1992)、DEC Alpha 21064 (1992)、AMD 29050 (1990)、Motorola MC88110 (1991)、Motorola 68060 (1994) などがあり、そのほとんどはスーパースカラーのインオーダーデュアル命令パイプライン構成を採用していました。また、スーパースカラーではないMotorola 68040 (1990) やMIPS R4000 (1991)もありました。

語源

「Pentium」という名前は、もともとギリシャ語の「5」を意味するpente ( πεντε ) に由来しており、Intel の 80x86 プロセッサ (8086 ～ 80486) の以前の数値命名規則を参照しています。この規則を使用すると、プロセッサは 80586 と命名されていたため、ラテン語の末尾に-iumが付きました。

発達

P5マイクロアーキテクチャは、386と486を設計したサンタクララの同じチームによって設計された。^[9]設計作業は1989年に開始され、^[10]^チームはRISCとCISC技術の融合となるスーパースカラRISCアーキテクチャ、^[11]オンチップキャッシュ、浮動小数点、分岐予測を使用することを決定した。予備設計は1990年に初めてシミュレーションに成功し、続いて設計のレイアウトが行われた。この時までに、チームには数十人のエンジニアがいた。設計は1992年4月にテープアウト、つまりシリコンに転送され、その時点でベータテストが開始された。^[12] 1992年半ばまでに、P5チームには200人のエンジニアがいた。^[10]^{: 89}インテルは当初、1992年6月にPC Expo展示会でP5のデモを行い、1992年9月に正式にプロセッサを発表する予定だったが、^[13]設計上の問題によりデモはキャンセルされ、チップの公式発表は1993年春まで延期された。^[14]^[15]

オリジナルの386の主任建築家であるジョン・H・クロフォードは、建築チームを率いたドナルド・アルパートと共にP5の設計を共同で担当した。^{[16 ] ドロール・アヴノンはFPUの設計を担当した。}^[17] ヴィノド・K・ダムはP5グループのゼネラルマネージャーであった。^[10]^{: 90}

インテルのLarrabeeマルチコアアーキテクチャプロジェクトは、P5コア（P54C）から派生したプロセッサコアを使用し、マルチスレッド、64ビット命令、16バイト幅のベクトル処理ユニットで強化されています。^{[18]初期の}Atomプロセッサコアで採用されたインテルの低電力Bonnellマイクロアーキテクチャも、P5に似たインオーダーデュアルパイプラインを使用しています。^[19]

インテルは1991年に「386」商標をめぐる商標紛争で敗訴し、その番号は一般名であるとの判決を受けたため、586ではなくペンティアムという名前を使用した。同社はレキシコン・ブランディング社を雇い、数字以外の新しい名前を考案した。^[20]

i486 からの改良点

P5 マイクロアーキテクチャは、従来の i486 アーキテクチャに比べていくつかの重要な進歩をもたらします。

パフォーマンス：
- スーパースカラーアーキテクチャ – Pentium には 2 つのデータパス (パイプライン) があり、多くの場合、1 クロックサイクルあたり 2 つの命令を実行できます。メインパイプ (U) は任意の命令を処理でき、もう 1 つのパイプ (V) は最も一般的な単純な命令を処理できます。^縮小命令セットコンピュータ(RISC) の^支持者の中には、"複雑な" x86 命令セットは、厳密にパイプライン化されたマイクロアーキテクチャではおそらく実装できないだろう、ましてやデュアルパイプライン設計では実装できないだろうと主張する人もいました。486 と Pentium は、これが実際に可能で実現可能であることを実証しました。
- 64 ビットの外部データバスにより、各メモリアクセスで読み取りまたは書き込み可能な情報量が 2 倍になり、Pentium は 80486 よりも高速にコードキャッシュをロードできるようになります。また、64 ビットおよび 80 ビットのx87 FPUデータへのアクセスと保存も高速化されます。
- コードキャッシュとデータキャッシュを分離することで、486 と比較してフェッチとオペランドの読み取り/書き込みの競合が軽減されます。アクセス時間と実装コストを削減するために、486 の単一の 4 ウェイキャッシュではなく、両方とも2 ウェイアソシエイティブです。Pentium の関連する機能強化は、コードキャッシュが 2 つのキャッシュラインに分割されている場合でも (最悪の場合でも少なくとも 17 バイト)、コードキャッシュから連続したブロックを読み取ることができることです。
- はるかに高速な浮動小数点ユニット。一部の命令は大幅な改善が見られ、特に FMUL では 80486 FPU より最大 15 倍のスループットを実現しました。Pentium では、FXCH ST(x) 命令を通常の (算術またはロード/ストア) FPU 命令と並行して実行することもできます。
- 4 入力アドレス加算器により、Pentium は 80486 と比較してアドレス計算のレイテンシをさらに短縮できます。Pentium は、セグメントベース+ベースレジスタ+スケールレジスタ+即値オフセットを使用した完全なアドレス指定モードを1 サイクルで計算できます。486 には 3 入力アドレス加算器しかないため、このような計算を 2 サイクルに分割する必要があります。
- マイクロコードは両方のパイプラインを使用して、REP MOVSW などの自動繰り返し命令がクロックサイクルごとに 1 回の反復を実行できるようにします。一方、80486では反復ごとに 3 つのクロックが必要でした (初期の x86 チップでは 486 よりも大幅に多く必要でした)。また、デコードステージで最初のマイクロコードワードへのアクセスを最適化すると、特に最も一般的な形式や一般的なケースで、頻繁に実行されるいくつかの命令の実行速度が大幅に向上します。例としては、(486→Pentium、クロックサイクル単位) CALL (3→1)、RET (5→2)、シフト/回転 (2–3→1) などがあります。
- より高速で完全にハードウェアベースの乗算器により、MUL や IMUL などの命令は 80486 よりも数倍高速 (かつ予測可能) になり、実行時間は 32 ビットオペランドの場合、13 ～ 42 クロックサイクルから 10 ～ 11 クロックサイクルに短縮されます。
- 仮想 8086 モードを高速化するための仮想化された割り込み。
- 分岐予測
その他の機能:
- プロセッサベースのデバッグポートの導入によりデバッグ機能が強化されました (開発者マニュアル第 1 巻の「Pentium プロセッサのデバッグ」を参照)。
- L1 キャッシュパリティチェックなどの強化されたセルフテスト機能 (開発者マニュアル第 1 巻の「キャッシュ構造」を参照)。
- 新しい命令: CPUID、CMPXCHG8B、RDTSC、RDMSR、WRMSR、RSM。
- テストレジスタ TR0 ～ TR7 と、それらにアクセスするための MOV 命令が削除されました。
後の Pentium MMX では、マルチメディアアプリケーションでの使用を目的とした基本的な整数単一命令複数データ( SIMD ) 命令セット拡張であるMMX 命令セットも追加されました。MMX は、レジスタが再利用されたため (高速コンテキストスイッチを可能にするため)、 x87 FPU 命令と同時に使用できませんでした。より重要な機能強化は、命令とデータのキャッシュサイズが 2 倍になり、パフォーマンスを向上させるためにマイクロアーキテクチャがいくつか変更されたことです。

Pentiumは1秒あたり1億命令（MIPS）以上を実行できるように設計されており、^[21] 75MHzモデルは特定のベンチマークで126.5MIPSに到達できました。^[22] Pentiumアーキテクチャは、一般的なベンチマークでクロックサイクルあたり486プロセッサの2倍弱の性能を提供しました。最速の80486パーツ（わずかに改良されたマイクロアーキテクチャと100MHz動作）は、第1世代のPentiumとほぼ同等の性能であり、名前にもかかわらず実際には486クラスのCPUであるAMD Am5x86は、純粋なALU性能に関してはPentium 75とほぼ同等でした。

訂正

60～66 MHz の P5 Pentium の初期バージョンには浮動小数点ユニットに問題があり、一部の除算演算で誤った (しかし予測可能な) 結果が出ていました。この欠陥は 1994 年にバージニア州リンチバーグ大学のトーマスナイスリー教授によって発見され、Pentium FDIV バグとして広く知られるようになり、Intel に恥をかかせました。同社は、欠陥のあるプロセッサを交換するための交換プログラムを作成しました。

1997 年には、悪意のあるプログラムが特別な権限なしでシステムをクラッシュさせる可能性がある別のエラッタ、「F00F バグ」が発見されました。すべての P5 シリーズプロセッサが影響を受け、修正されたステッピングはリリースされませんでしたが、当時のオペレーティングシステムにはクラッシュを防ぐための回避策がパッチされました。

コアとステップ

Pentium は、1990 年代中頃の Intel のパーソナルコンピュータ向け主要マイクロプロセッサでした。競争力を維持し、ポータブルコンピュータなどの特定の市場に対応するために、元の設計が新しいプロセスで再実装され、新機能が追加されました。その結果、P5 マイクロアーキテクチャにはいくつかのバリエーションがありました。

P5

最初のペンティアムマイクロプロセッサコアのコード名は「P5」でした。製品コードは80501（最も初期のステッピングQ0399では80500）でした。ソケット4を使用して、それぞれ60MHzと66MHzで動作するように指定された2つのバージョンがありました。このペンティアムの最初の実装は、273ピンPGAフォームファクタを使用してリリースされ、5V電源で動作しました。（通常のトランジスタトランジスタロジック（TTL）互換性要件から派生）。310万個のトランジスタを含み、面積は293.92 mm ²で、サイズは16.7 mm x 17.6 mmでした。^[23]800 nmバイポーラ相補型金属酸化膜半導体（BiCMOS ）プロセスで製造されました。^[24] 5ボルト設計は、直後のモデルと比較すると、動作周波数に対して比較的高いエネルギー消費をもたらしました。

P54C

P5 の後には 1994 年に P54C (80502) が続き、3.3 ボルト電源を使用して 75、90、または 100 MHz で動作するように指定されたバージョンがありました。ソケット 5への切り替えを記念して、これは 3.3 ボルトで動作する最初の Pentium プロセッサであり、エネルギー消費は削減されましたが、メインボードでの電圧調整が必要になりました。より高クロックの 486 プロセッサと同様に、物理的な制約により外部周波数を上げる方が複雑で面倒であるため、ここから内部回路を外部アドレスバスとデータバスよりも高い周波数で動作させるため、内部クロック乗算器が採用されました。また、双方向マルチプロセッシングが可能で、統合ローカルAPICと新しい電源管理機能を備えていました。330 万個のトランジスタを含み、サイズは 163 mm ²でした。^[25]これはBiCMOSプロセスで製造されたが、定義の違いにより500nmとも600nmとも呼ばれている。 ^[25]

P54CQS

P54C の後には 1995 年初頭に 120 MHz で動作する P54CQS が続きました。350 nm BiCMOS プロセスで製造され、350 nm プロセスで製造された最初の商用マイクロプロセッサでした。^[25]トランジスタ数は P54C と同じで、新しいプロセスにもかかわらず、ダイ面積も同じでした。チップはワイヤボンディングを使用してパッケージに接続されていましたが、ワイヤボンディングではチップの端に沿った接続しかできませんでした。チップを小さくすると、ワイヤの長さに制限があり、チップの端がパッケージのパッドから遠ざかるため、パッケージの再設計が必要でした。解決策は、チップのサイズを同じに保ち、既存のパッドリングを保持し、Pentium のロジック回路のサイズのみを縮小して、より高いクロック周波数を実現することでした。^[25]

P54CS

P54CQS のすぐ後には、133、150、166、200 MHz で動作し、ソケット 7を導入した P54CS が登場しました。このデバイスには 330 万個のトランジスタが含まれ、面積は 90 mm ^{2 で}、4 レベルの相互接続を備えた 350 nm BiCMOS プロセスで製造されました。

Ｐ２４Ｔ

486システム用のP24T Pentium OverDrive は1995 年にリリースされました。これは 63 または 83 MHz クロックを使用する 3.3 V 600 nm バージョンをベースとしていました。これらはソケット 2/3を使用していたため、486 マザーボードの 32 ビットデータバスと低速のオンボード L2 キャッシュを補うためにいくつかの変更を加える必要がありました。そのため、32 KBのL1 キャッシュ (P55C 以前の Pentium CPU の 2 倍) が搭載されました。

P55C

P55C (または80503) はイスラエルのハイファにあるインテルの研究開発センターで開発されました。これは MMXテクノロジー搭載の Pentium (通常は単にPentium MMXと呼ばれます) として販売されました。P5 コアをベースとしていましたが、デジタルメディアデータのエンコードやデコードなどのマルチメディアタスクのパフォーマンスを向上させることを目的とした 57 個の新しい "MMX" 命令セットを搭載していました。Pentium MMX ラインは 1996 年 10 月 22 日に発表され、1997 年 1 月にリリースされました。^[26]

新しい命令は、新しいデータ型で動作しました。8 ビット整数 8 個、16 ビット整数 4 個、32 ビット整数 2 個、または 64 ビット整数 1 個の 64 ビットパックベクトルです。たとえば、PADDUSB (Packed ADD Unsigned Saturated Byte) 命令は、8 ビット符号なし整数 8 個を含む 2 つのベクトルを要素ごとに加算します。オーバーフローする各加算は飽和し、1 バイトで表現できる最大の符号なし値である 255 になります。これらのかなり特殊な命令を使用するには、通常、プログラマによる特別なコーディングが必要です。^{[引用が必要]}

コアのその他の変更点としては、リターンスタック（Cyrix 6x86 で初めて採用）と並列処理の向上による 6 段パイプライン（P5 では 5 段）、改良された命令デコーダ、4 ウェイ連想性を備えた 16KB L1 データキャッシュ + 16KB L1 命令キャッシュ（P5 では 2 ウェイの 8KB L1 データ/命令）、どちらのパイプラインでも使用できる 4 つの書き込みバッファ（P5 では各パイプラインに 1 つずつ対応）、およびPentium Pro から採用した改良された分岐予測器（ ^[27]^[28]と 512 エントリバッファ（P5 では 256 エントリ））などがあります。^[29]

このチップには450万個のトランジスタが含まれ、面積は140 mm ²であった。このチップは、以前の350 nm BiCMOSプロセスと同じ金属ピッチを持つ280 nm CMOSプロセスで製造されたため、Intelは同様のトランジスタ密度からこれを「350 nm」と呼んだ。^[30]このプロセスには4つのレベルの相互接続がある。^[30]

P55C はソケット 7と互換性を維持していましたが、チップに電力を供給するための電圧要件は標準のソケット 7 仕様とは異なります。P55C 標準が確立される前にソケット 7 用に製造されたほとんどのマザーボードは、この CPU の適切な動作に必要なデュアル電圧レール (コア電圧 2.8 ボルト、入出力(I/O) 電圧 3.3 ボルト) に準拠していません。Intel は、独自の電圧調整機能を備えたインターポーザーを備えた OverDrive アップグレードキットでこの問題に対処しました。

ティラムック

Pentium MMX ノートブック CPU は、CPU を保持するモバイルモジュールを使用していました。このモジュールは、CPU が直接取り付けられたプリント基板(PCB) で、より小型のフォームファクタでした。モジュールはノートブックのマザーボードにスナップされ、通常はヒートスプレッダが取り付けられてモジュールと接触していました。ただし、250 nm Tillamook Mobile Pentium MMX (オレゴン州の都市にちなんで命名) では、モジュールには430TXチップセットとシステムの 512 KB の静的ランダムアクセスメモリ(SRAM) キャッシュメモリも保持されていました。

モデルとバリエーション

競合他社

Pentiumの発表後、NexGen、^[31] AMD、Cyrix、Texas Instrumentsなどの競合他社が1994年にPentium互換プロセッサを発表しました。^[32] CIOマガジンはNexGenのNx586を最初のPentium互換CPUと呼び、^[33]PC MagazineはCyrix 6x86を最初のものと説明しました。これに続いてAMD K5が発売されましたが、設計上の問題で遅れました。AMDは後にNexGenを買収してAMD K6の設計を支援し、CyrixはNational Semiconductorに買収されました。^[34] AMDとIntelのその後のプロセッサは、オリジナルのPentiumとの互換性を維持しています。

参照

Intel CPU マイクロアーキテクチャの一覧
Intel Pentium プロセッサの一覧
キャッシュオンアスティック(COASt)、Pentium 用 L2 キャッシュモジュール
IA-32 命令セットアーキテクチャ(ISA)
Intel 82497キャッシュコントローラ

参考文献

^ ab 「製品変更通知 #777」(PDF) 。Intel。1999年2月9日。 2000年1月27日時点のオリジナル(PDF)からアーカイブ。 2019年10月14日閲覧。
^ 「Intel® Pentium® プロセッサー (MMX™ テクノロジー 200 MHZ、66 MHZ FSB 搭載) - 製品仕様」。
^ プロセッサの導入日順表示、Intel 、 2007 年8 月 14 日取得
^ Intel Pentium プロセッサファミリ、Intel 、2007 年8 月 14 日取得
^ Ie 8086/88、186/286、386、486、P5
^ Michael Justin Allen Sexton (2018年9月8日). 「Intel CPUの歴史: 更新!」. Tom's Hardware . 2024年11月20日閲覧。
^正式には MMXテクノロジーを搭載したPentiumとして知られています
^ i960 のような単純な RISC プロセッサと比較した場合。
^ コルウェル、ロバート P. (2006)。ペンティアムクロニクル: インテルの画期的なチップの背後にある人々、情熱、政治。ワイリー。p. 1。ISBN 978-0-471-73617-2。
^ abc 「Inside Intel」。ビジネスウィーク。第3268号。1992年6月1日。
^ ハウス、デイブ、「RISC vs. CISC 論争の終結」、インテルコーポレーション、マイクロコンピュータソリューション、1991 年 11 月/12 月、18 ページ
^ Horten, Monica (1993年5月1日). 「マイクロチップの注目の新星」. New Scientist . No. 1871. pp. 31 ff. 2011年7月27日時点のオリジナルよりアーカイブ。 2009年6月9日閲覧。
^ Quinlan, Tom (1992 年 3 月 16 日)。「Intel が '586' チップを一足先に公開」InfoWorld、8 ページ。
^ Quinlan, Tom; Corcoran, Cate (1992 年 6 月 15 日)。「設計上の問題により Intel は 586 チップのデモを中止」。InfoWorld、第 14 巻、第 24 号、1 ページ。
^ Quinlan, Tom; Corcoran, Cate (1992 年 7 月 27 日)。「P5 チップの遅延はライバルの計画に影響しない」。InfoWorld。第 14 巻、第 30 号、pp. 1、103。
^ Margulius, David L. (2003 年 7 月 21 日)。「Intel は 35 周年を迎え、今後はどうなるのか?」InfoWorld誌第 25 巻第 28 号、pp. 51–55。ISSN 0199-6649 。
^ Alpert, D.; Avnon, D. (1993 年 6 月). 「Pentium マイクロプロセッサのアーキテクチャ」. IEEE Micro . 第 13 巻、第 3 号、p. 21. doi :10.1109/40.216745.
^ Seiler , L.; Cavin, D.; Espasa, E.; Grochowski, T.; Juan, M.; Hanrahan, P.; Carmean, S.; Sprangle, A.; Forsyth, J.; Abrash, R.; Dubey, R.; Junkins, E.; Lake, T.; Sugerman, P. の §3 (2008 年 8 月)。「Larrabee: ビジュアルコンピューティング向けのマルチコア x86 アーキテクチャ」(PDF)。ACM Transactions on Graphics。ACM SIGGRAPH 2008 の議事録。27 ( 3 ) : 18:11。doi : 10.1145 /1360612.1360617。ISSN 0730-0301。S2CID 52799248 。2023年8月18日閲覧。
^ シンピ、アナンド・ラル（2010年1月27日）、なぜパイントレイルはファーストアトムよりずっと速くないのか、 2010年8月4日閲覧
^ スミス、アーニー（2017年6月14日）。「インテルが数字を商標登録できなくなった理由」Vice 。 2023年7月13日閲覧。
^ 「PC ユーザーガイド: 一般的なコンピュータ情報」。2007 年 7 月 28 日時点のオリジナルよりアーカイブ。2007年9 月 14 日閲覧。
^ ポルソン、ケン。「マイクロプロセッサの年表」。
^ Case, Brian (1993 年 3 月 29 日)。「Intel が Pentium 実装の詳細を公開」。マイクロプロセッサレポート。
^ 「Intel Pentium プロセッサ (510\60, 567\66)。1994 年 11 月」(PDF)。
^ abcd Gwennap, Linley (1995 年 3 月 27 日)。「Pentium は 0.35 ミクロンに到達した最初の CPU です」。マイクロプロセッサレポート。
^ 新しいチップが新たな疑問を投げかける、CNet 、2009年2月6日閲覧
^ 「Intel Architecture Optimization Manual」（PDF） 1997年、2～16ページ。 2017年7月5日時点のオリジナル（PDF）からアーカイブ。 2017年9月1日閲覧。
^ “Phil Storrs PC Hardware book”. 2020年1月20日時点のオリジナルよりアーカイブ。2017年9月1日閲覧。
^ 「MMX テクノロジ搭載 Pentium プロセッサ」(PDF) 。1997 年。2010 年 7 月 5 日時点のオリジナル(PDF)からアーカイブ。2017 年9 月 1 日閲覧。
^ ab Slater, Michael (1996 年 3 月 5 日)。「Intel 待望の P55C 公開」。マイクロプロセッサレポート。
^ Corcoran, Cate; Crothers, Brooke ( 1994 年 7 月 11 日)。「NexGen が Intel のチップ価格を上回る」。InfoWorld。IDG : 5 。
^ Barr, Christopher (1994 年 1 月 11 日)。「Pentium Killers」。PC Magazine。13 ( 1)。Ziff Davis : 29。
^エドワーズ、ジョン（ 1995年6月15日）。「In the Chips」CIOマガジン。8 （17）。IDG：72–76。
^ スレーター、マイケル (1997 年 9 月 23 日)。「次の PC に最適な CPU」。PC マガジン。16 (16) 。Ziff Davis : 130–133。

外部リンク

CPU-Collection.de - Intel Pentium の画像と説明
Plasma Online Intel CPU 識別
Pentium タイムラインプロジェクトは、Wayback Machineで 2021 年 12 月 23 日にアーカイブされました。Pentiumタイムラインプロジェクトは、製造されたすべての S スペックのうち、最も古いチップと最も新しいチップをマップします。データはインタラクティブなタイムラインに表示されます。

Intel データシート

ペンティアム（P5）
ペンティアム（P54）
ペンティアムMMX（P55C）
モバイルペンティアムMMX（P55C）
モバイル Pentium MMX (ティラムック)

Intel マニュアル

これらの公式マニュアルでは、Pentium プロセッサとその機能の概要を説明します。

Pentium プロセッサファミリデベロッパーズマニュアル Pentium プロセッサ (第 1 巻) (Intel 注文番号 241428)
Pentium プロセッサファミリデベロッパーズマニュアル第 2 巻: 命令セットリファレンス 2012 年 3 月 13 日にWayback Machineにアーカイブされました(Intel 注文番号 243191)
Pentium プロセッサファミリデベロッパーズマニュアル第 3 巻: アーキテクチャおよびプログラミングマニュアル^{[永久リンク切れ‍ ]} (Intel 注文番号 241430)

[discontinued-1] 「製品変更通知 #777」(PDF) 。Intel。1999年2月9日。 2000年1月27日時点のオリジナル(PDF)からアーカイブ。 2019年10月14日閲覧。

[2] 「Intel® Pentium® プロセッサー (MMX™ テクノロジー 200 MHZ、66 MHZ FSB 搭載) - 製品仕様」。

[3] プロセッサの導入日順表示、Intel 、 2007 年8 月 14 日取得

[4] Intel Pentium プロセッサファミリ、Intel 、2007 年8 月 14 日取得

[5] Ie 8086/88、186/286、386、486、P5

[6] Michael Justin Allen Sexton (2018年9月8日). 「Intel CPUの歴史: 更新!」. Tom's Hardware . 2024年11月20日閲覧。

[7] ^正式には MMXテクノロジーを搭載したPentiumとして知られています

[8] 960 のような単純な RISC プロセッサと比較した場合。

[9] コルウェル、ロバート P. (2006)。ペンティアムクロニクル: インテルの画期的なチップの背後にある人々、情熱、政治。ワイリー。p. 1。ISBN 978-0-471-73617-2。

[inside-intel-10] 「Inside Intel」。ビジネスウィーク。第3268号。1992年6月1日。

[11] ハウス、デイブ、「RISC vs. CISC 論争の終結」、インテルコーポレーション、マイクロコンピュータソリューション、1991 年 11 月/12 月、18 ページ

[12] Horten, Monica (1993年5月1日). 「マイクロチップの注目の新星」. New Scientist . No. 1871. pp. 31 ff. 2011年7月27日時点のオリジナルよりアーカイブ。 2009年6月9日閲覧。

[13] Quinlan, Tom (1992 年 3 月 16 日)。「Intel が '586' チップを一足先に公開」InfoWorld、8 ページ。

[14] Quinlan, Tom; Corcoran, Cate (1992 年 6 月 15 日)。「設計上の問題により Intel は 586 チップのデモを中止」。InfoWorld、第 14 巻、第 24 号、1 ページ。

[15] Quinlan, Tom; Corcoran, Cate (1992 年 7 月 27 日)。「P5 チップの遅延はライバルの計画に影響しない」。InfoWorld。第 14 巻、第 30 号、pp. 1、103。

[16] Margulius, David L. (2003 年 7 月 21 日)。「Intel は 35 周年を迎え、今後はどうなるのか?」InfoWorld誌第 25 巻第 28 号、pp. 51–55。ISSN 0199-6649 。

[17] Alpert, D.; Avnon, D. (1993 年 6 月). 「Pentium マイクロプロセッサのアーキテクチャ」. IEEE Micro . 第 13 巻、第 3 号、p. 21. doi :10.1109/40.216745.

[18] Seiler , L.; Cavin, D.; Espasa, E.; Grochowski, T.; Juan, M.; Hanrahan, P.; Carmean, S.; Sprangle, A.; Forsyth, J.; Abrash, R.; Dubey, R.; Junkins, E.; Lake, T.; Sugerman, P. の §3 (2008 年 8 月)。「Larrabee: ビジュアルコンピューティング向けのマルチコア x86 アーキテクチャ」(PDF)。ACM Transactions on Graphics。ACM SIGGRAPH 2008 の議事録。27 ( 3 ) : 18:11。doi : 10.1145 /1360612.1360617。ISSN 0730-0301。S2CID 52799248 。2023年8月18日閲覧。

[19] シンピ、アナンド・ラル（2010年1月27日）、なぜパイントレイルはファーストアトムよりずっと速くないのか、 2010年8月4日閲覧

[20] スミス、アーニー（2017年6月14日）。「インテルが数字を商標登録できなくなった理由」Vice 。 2023年7月13日閲覧。

[21] 「PC ユーザーガイド: 一般的なコンピュータ情報」。2007 年 7 月 28 日時点のオリジナルよりアーカイブ。2007年9 月 14 日閲覧。

[22] ポルソン、ケン。「マイクロプロセッサの年表」。

[MPR_1993-03-29-23] Case, Brian (1993 年 3 月 29 日)。「Intel が Pentium 実装の詳細を公開」。マイクロプロセッサレポート。

[24] 「Intel Pentium プロセッサ (510\60, 567\66)。1994 年 11 月」(PDF)。

[MPR_1995-03-27-25] Gwennap, Linley (1995 年 3 月 27 日)。「Pentium は 0.35 ミクロンに到達した最初の CPU です」。マイクロプロセッサレポート。

[26] 新しいチップが新たな疑問を投げかける、CNet 、2009年2月6日閲覧

[OPTIMIZATIONMANUAL-27] 「Intel Architecture Optimization Manual」（PDF） 1997年、2～16ページ。 2017年7月5日時点のオリジナル（PDF）からアーカイブ。 2017年9月1日閲覧。

[28] “Phil Storrs PC Hardware book”. 2020年1月20日時点のオリジナルよりアーカイブ。2017年9月1日閲覧。

[MMXMANUAL-29] 「MMX テクノロジ搭載 Pentium プロセッサ」(PDF) 。1997 年。2010 年 7 月 5 日時点のオリジナル(PDF)からアーカイブ。2017 年9 月 1 日閲覧。

[MPR_1996-03-05-30] Slater, Michael (1996 年 3 月 5 日)。「Intel 待望の P55C 公開」。マイクロプロセッサレポート。

[31] ^ Corcoran, Cate; Crothers, Brooke ( 1994 年 7 月 11 日)。「NexGen が Intel のチップ価格を上回る」。InfoWorld。IDG : 5 。

[32] Barr, Christopher (1994 年 1 月 11 日)。「Pentium Killers」。PC Magazine。13 ( 1)。Ziff Davis : 29。

[33] ^エドワーズ、ジョン（ 1995年6月15日）。「In the Chips」CIOマガジン。8 （17）。IDG：72–76。

[34] スレーター、マイケル (1997 年 9 月 23 日)。「次の PC に最適な CPU」。PC マガジン。16 (16) 。Ziff Davis : 130–133。