R4000

R4000は、 MIPS コンピュータ システムズが開発した、 MIPS III命令セット アーキテクチャ(ISA)を実装したマイクロプロセッサです。1991 年 10 月 1 日に公式に発表されたこのマイクロプロセッサは、最初の 64 ビット マイクロプロセッサの 1 つであり、最初の MIPS III 実装でした。1990 年代初頭、 RISCマイクロプロセッサが Intel i486などの CISC マイクロプロセッサに取って代わると予想されていたとき、R4000は、共通の RISC プラットフォームを定義することを目的とした業界標準であるAdvanced Computing Environment (ACE)のマイクロプロセッサとして選択されました。ACE は最終的にさまざまな理由で失敗しましたが、R4000 はワークステーションおよびサーバー市場で成功を収めました。

R4000 には、二次キャッシュをサポートしないエントリー レベル モデルの R4000PC、二次キャッシュはあるがマルチプロセッサ機能がないモデルの R4000SC、二次キャッシュがあり、マルチプロセッサ システムに必要なキャッシュ コヒーレンシ プロトコルをサポートするモデルの R4000MC の 3 つの構成があります。

R4000 は、 8 ステージの整数パイプラインを備えたスカラー スーパーパイプラインマイクロプロセッサです。第 1 ステージ (IF) では、命令の仮想アドレスが生成され、命令変換ルックアサイド バッファ(TLB) がアドレスから物理アドレスへの変換を開始します。第 2 ステージ (IS) では、変換が完了し、命令が内部の 8 KB 命令キャッシュからフェッチされます。命令キャッシュは直接マップされ、仮想的にインデックス付けされ、物理的にタグ付けされます。16 バイトまたは 32 バイトのライン サイズがあります。アーキテクチャ的には、32 KB まで拡張できます。

第 3 ステージ (RF) では、命令がデコードされ、レジスタ ファイルが読み取られます。MIPS III は、整数ユニット用と浮動小数点用の 2 つのレジスタ ファイルを定義します。各レジスタ ファイルは 64 ビット幅で、32 エントリが含まれています。整数レジスタ ファイルには 2 つの読み取りポートと 1 つの書き込みポートがあり、浮動小数点レジスタ ファイルには 2 つの読み取りポートと 2 つの書き込みポートがあります。整数命令と浮動小数点命令の両方で、実行はステージ 4 (EX) から開始され、ステージ 8 (WB) で完了するとレジスタ ファイルに書き戻されます。結果は、可能な場合はバイパスされます。

R4000 には、整数命令を実行するための算術論理ユニット(ALU)、シフタ、乗算器、除算器、ロード アライナがあります。ALU は、64 ビットのキャリー選択加算器と論理ユニットで構成され、パイプライン化されています。シフタは 32 ビットのバレル シフタです。64 ビットのシフトを 2 サイクルで実行するため、パイプラインが停止します。この設計は、ダイ領域を節約するために選択されました。乗算器と除算器はパイプライン化されておらず、かなりのレイテンシがあります。乗算は、32 ビットまたは 64 ビットの整数に対してそれぞれ 10 サイクルまたは 20 サイクルのレイテンシがあります。一方、除算は、32 ビットまたは 64 ビットの整数に対してそれぞれ 69 サイクルまたは 133 サイクルのレイテンシがあります。ほとんどの命令のレイテンシは 1 サイクルです。ALU 加算器は、ロード、ストア、および分岐の仮想アドレスの計算にも使用されます。

ロード命令とストア命令は整数パイプラインによって実行され、オンチップの 8 KB データ キャッシュにアクセスします。

R4000 には、R4010 と呼ばれるIEEE 754-1985準拠の浮動小数点ユニット(FPU)がオンダイで搭載されています。FPU は CP1 ^[1]と呼ばれるコプロセッサです(MIPS ISA では CP0 から CP3 と呼ばれる 4 つのコプロセッサが定義されています)。FPU は 32 ビットまたは 64 ビットの 2 つのモードで動作できます。これらのモードは、CPU ステータス レジスタの FR ビットを設定することで選択されます。32 ビット モードでは、単精度浮動小数点数を保持する場合、32 個の浮動小数点レジスタは 32 ビット幅になります。倍精度数を保持する場合、16 個の浮動小数点レジスタがあります (レジスタはペアになっています)。

FPU は、データまたはリソースの依存関係がない限り、ALU と並行して動作できます。依存関係があると停止します。FPU には、加算器、乗算器、除算器の 3 つのサブユニットがあります。乗算器と除算器は、加算器と並行して命令を実行できますが、実行の最終段階で加算器を使用するため、重複実行に制限があります。したがって、特定の条件下では、ユニットごとに 1 つずつ、最大 3 つの命令をいつでも実行できます。FPU は、サイクルごとに 1 つの命令をリタイアできます。

加算器と乗算器はパイプライン化されています。乗算器には 4 段の乗算器パイプラインがあります。十分なパフォーマンスを得るためにマイクロプロセッサのクロック周波数の 2 倍でクロックされ、高いクロック周波数を実現するためにダイナミック ロジックが使用されています。除算には単精度または倍精度の演算で 23 または 36 サイクルのレイテンシがあり、平方根には 54 または 112 サイクルのレイテンシがあります。除算と平方根にはSRTアルゴリズムが使用されます。

メモリ管理ユニット(MMU) は、48 エントリの変換ルックアサイド バッファを使用して仮想アドレスを変換します。R4000 は 64 ビットの仮想アドレスを使用しますが、64 ビットのうち 40 ビットのみを実装し、1 TB の仮想メモリを可能にします。残りのビットは、ゼロが含まれていることを確認するためにチェックされます。R4000 は 36 ビットの物理アドレスを使用するため、64 GB の物理メモリをアドレス指定できます。

R4000 (SC および MC 構成のみ) は、128 KB ～ 4 MB の容量を持つ外部二次キャッシュをサポートします。キャッシュには専用の 128 ビット データ バスを介してアクセスします。二次キャッシュは、統合キャッシュとして、または分割命令キャッシュとデータ キャッシュとして構成できます。後者の構成では、各キャッシュの容量は 128 KB ～ 2 MB です。^[2]二次キャッシュは物理的にインデックス付けされ、物理的にタグ付けされ、128、256、512、または 1,024 バイトのプログラム可能なライン サイズを持ちます。キャッシュ コントローラはオンダイです。キャッシュは標準の静的ランダム アクセス メモリ(SRAM) から構築されます。データ バスとタグ バスは ECC 保護されています。

R4000 は、SysAD バスと呼ばれる 64 ビット システム バスを使用します。SysAD バスは、アドレスとデータが多重化されたバスで、データとアドレスの転送に同じワイヤ セットを使用します。これにより帯域幅は減少しますが、より多くのピンが必要になり、システムの複雑さが増す別のアドレス バスを提供するよりも安価です。SysAD バスは、内部クロック周波数の半分、3 分の 1、または 4 分の 1 で動作するように構成できます。SysAD バスは、動作周波数を分割してクロック信号を生成します。

R4000には120万個のトランジスタが搭載されている。^[3] 1.0μmの2層金属相補型金属酸化膜半導体（CMOS）プロセス用に設計された。MIPSはファブレス企業であったため、R4000はパートナー企業によって独自のプロセスで製造され、最小加工寸法は0.8μmであった。^[4]

R4000 は、外部で生成されたマスター クロック信号からさまざまなクロック信号を生成します。動作周波数については、R4000 はオンダイ位相ロック ループ(PLL) を使用してマスター クロック信号を 2 倍にします。

R4000PC は、179 ピンのセラミックピン グリッド アレイ(CPGA) にパッケージ化されています。R4000SC と R4000MC は、447 ピンのセラミックスタガード ピン グリッド アレイ(SPGA) にパッケージ化されています。R4000MC のピン配置は R4000SC とは異なり、R4000SC で使用されていないピンの一部は、 R4000MC でキャッシュ コヒーレンシを実装するための信号として使用されます。R4000PC のピン配置は、PGA パッケージのR4200およびR4600マイクロプロセッサのピン配置と似ています。この特性により、適切に設計されたシステムでは、3 つのマイクロプロセッサのいずれも使用できます。

R4400はR4000 をさらに発展させたものです。1992 年 11 月初旬に発表されました。マイクロプロセッサのサンプルはそれ以前に一部の顧客に出荷され、1993 年 1 月に一般発売されました。R4400 は 100、133、150、200、および 250 MHz のクロック周波数で動作します。R4000 からの唯一の大きな改良点は、プライマリ キャッシュの容量が 8 KB から 16 KB に倍増したことです。230 万個のトランジスタが内蔵されていました。

R4400 は、 Integrated Device Technology (IDT)、LSI Logic、NEC、Performance Semiconductor、Siemens AG、および東芝によってライセンス供与されました。IDT、NEC、Siemens、および東芝は、このマイクロプロセッサを製造および販売しました。LSI Logic は、カスタム製品に R4400 を使用しました。Performance Semiconductor は、ロジック部門をCypress Semiconductorに売却し、MIPS マイクロプロセッサ製品は廃止されました。

NECは自社バージョンをVR4400として販売した。最初のバージョンである150MHzの部品は1992年11月に発表された。初期のバージョンは0.6μmプロセスで製造された。^[5] 1995年半ばには、250MHzの部品のサンプル出荷が開始された。これは0.35μmの4層メタルプロセスで製造された。^{[6] NECは、1MBの二次キャッシュを実装した10個の1MビットSRAMチップを搭載したVR4400SCを搭載したセラミック}マルチチップモジュール（MCM）であるMR4401も製造した。このMCMはR4x00PCとピン互換であった。最初のバージョンである150MHzの部品は1994年に発表された。1995年には、200MHzの部品が発表された。

東芝は自社バージョンをTC86R4400として販売した。230万個のトランジスタを搭載し、0.3μmプロセスで製造された134mm ^{2の200MHz部品は、1994年半ばに発表された。R4400PCは}1,600ドル、R4400SCは1,950ドル、R4400MCは10,000個単位での価格は2,150ドルであった。 ^[7]

R4400 は以下で使用されます:

• カレラコンピュータのWindows NTパーソナルコンピュータとワークステーション^[8]
• コンカレントコンピュータ社のリアルタイムマルチプロセッサMaxionシステム^[9]
• DeskStationテクノロジーはWindows NTパソコンとDeskStation Tyneワークステーションに搭載されている^[10]
• デジタル・イクイップメント・コーポレーションのDECstation 5000/260ワークステーションおよびサーバー
• NECのRISCstationワークステーション、RISCserverサーバー、Cenju-3スーパーコンピュータ^[11]
• Windows NTワークステーションおよびサーバーでのNeTPower
• ピラミッドテクノロジーはナイルシリーズサーバーにR4400MCを採用した^[12]
• RM シリーズUNIXサーバーおよび SR2000メインフレームのSiemens Nixdorf Informationssysteme (SNI)
• Silicon GraphicsのOnyx、Indigo、Indigo2、Indyワークステーション、およびChallengeサーバー
• Tandem ComputersのNonStop Himalayaフォールトトレラントサーバー

R4000およびR4400マイクロプロセッサは、カスタムASICまたは市販のチップセットによってシステムに接続されました。SGIなどのシステムベンダーは、システム用に独自のASICを開発しました。市販のチップセットは、i486互換バスを提供するTiger Sharkチップセットを備えた東芝などの企業によって開発、製造、販売されました。^[13]

• Heinrich, Joe. MIPS R4000 マイクロプロセッサ ユーザーズ マニュアル、第 2 版。
• Sunil Mirapuri、Michael Woodacre、Nader Vasseghi、「The Mips R4000 Processor」、IEEE Micro、vol. 12. no. 2、pp. 10–22、1992 年 3 月/4 月