Loading article…
電子論理回路において、プルアップ抵抗（PU）またはプルダウン抵抗（PD）は、信号の既知の状態を保証するために使用される抵抗器です。 [ 1 ]より具体的には、プルアップ抵抗またはプルダウン抵抗は、駆動信号がない場合に、ワイヤがそれぞれ高論理レベルまたは低論理レベルになることを保証します。 [ 2 ]これは通常、スイッチ、トランジスタ、コネクタなどのコンポーネントと組み合わせて使用されます。これらのコンポーネントは、接地、正電源電圧（VCC ） 、またはアクティブ駆動の論理回路出力などの低インピーダンス論理レベルソースへの他のコンポーネントの接続を物理的または電気的に遮断し、それによってこれらのコンポーネントの入力がフローティング状態（つまり、不確定な電圧を持つ状態）になるのを防ぎます。この状態は、予測不能で潜在的に有害な回路動作につながる可能性があります。[ 3 ]
例えば、スイッチが閉じているときに回路を接地または正の電源電圧に接続する場合、プルアップ抵抗（PU）またはプルダウン抵抗（PD）がないと、スイッチが開いているときに回路はフローティング状態になります。このような場合、プルアップ抵抗またはプルダウン抵抗によって、回路の安定した、信頼性の高い、安全な動作が保証されます。
プルアップ抵抗とプルダウン抵抗は、さまざまな方法で実装されます。多くの場合、これらは個別の部品として提供され、それらを使用するロジックデバイスと同じ回路基板上に実装されます。多くのマイクロコントローラやFPGAは、外部部品の必要性を減らすために、ロジック入力ピン用に内部でプログラム可能なプルアップ抵抗とプルダウン抵抗を提供しています。
スイッチが開いている回路では、その分岐には電流が流れません。そのため、キルヒホッフの法則では、開いているスイッチの両端の電圧は規定されません。電圧は、周囲の電気ノイズ、漏洩電流、寄生容量によって予測不能に変化する可能性があります。[ 4 ]追加の電源や境界条件がない場合、電圧は不確定のままであり、結果として接続されたコンポーネントの両端の電圧も定義されません。
プルアップ（またはプルダウン）抵抗は、スイッチが開いているときに電流が電圧源へ流れるための明確な経路を提供します。これにより、接続されたノードの電圧が既知のレベル（通常は論理ハイ（またはロー））に設定されます。こうすることで、スイッチが開いていることによって生じる不確定性が解消され、キルヒホッフの法則によって電圧を確実に決定できるようになります。
プルアップ抵抗は、効果的に機能し、回路動作を妨げないように、適切な抵抗値を持つ必要があります。そのためには、重要な部品のインピーダンスが無限大または十分に高いと仮定します。これは、例えばFETで構成されたロジックゲートでは保証されています。この場合、スイッチが開いているときは、プルアップ抵抗（インピーダンスが十分に低いもの）の両端の電圧降下は実質的にゼロになり、回路は正の電源電圧に直接接続されたワイヤのように見えます。一方、スイッチが閉じているときは、プルアップ抵抗は、閉じたスイッチと比較して十分に高いインピーダンスを持つ必要があり、接地への接続に影響を与えないようにする必要があります。これら2つの条件を組み合わせることで、プルアップ抵抗のインピーダンスの適切な値を導き出すことができます。ただし、通常は、重要な部品のインピーダンスが実際に無限大であると仮定して、下限値のみが導き出されます。
回路に対して抵抗値が比較的低い抵抗器は、「強い」プルアップまたはプルダウンと呼ばれます。[ 2 ]回路が開いているときは、出力を非常に速く高くまたは低く引き上げます（RC 回路で電圧が変化するのと同様）が、より多くの電流が流れます。抵抗値が比較的高い抵抗器は、「弱い」プルアップまたはプルダウンと呼ばれます。[ 2 ]回路が開いているときは、出力をゆっくりと高くまたは低く引き上げますが、より少ない電流が流れます。この電流は、本質的には無駄なエネルギーであり、スイッチが閉じているとき、および厳密には、回路に蓄積された電荷が接地されるまで、スイッチが開かれた後の短い期間のみ流れます。
プルアップ抵抗は、電子システムの構成情報を生成するために、ジャンパーまたはDIPスイッチと組み合わせて使用されることが多い。ジャンパーを取り付けると論理ローが生成され、取り外すと論理ハイが生成される。
スイッチング素子が電流のシンクまたはソースのみを行う場合でも、複数の出力を共通のPUまたはPDに接続することができます。これは、ワイヤードORまたはワイヤードNOR機能を実装する場合や、複数のアクティブスイッチング素子（例えば、オープンコレクタドライバ）が共有バス上でデータを送信できるようにする場合によく行われます。
PD抵抗またはPU抵抗は、2つ以上の直列接続されたスイッチで共有され、有線ANDまたは有線NAND機能を実現します。これらの回路は、安全インターロックスイッチの監視によく使用され、すべてのインターロックスイッチが閉じている場合にのみ、それぞれ論理ハイまたは論理ローの出力状態を出力します。
プルアップ抵抗は、有効なロジックハイを保証するのに十分な電流を供給できないロジック出力（例えば、オープンコレクタTTLロジックデバイス）で使用できます。5VDCで動作するバイポーラロジックファミリでは、一般的なプルアップ抵抗の値は1000～5000Ωで、温度と電源電圧の全動作範囲で有効なロジックハイ電圧を保証するのに十分な電流を供給します。CMOSおよびMOSロジックでは、ロジック出力は通常TTLよりも多くの電流を供給するため、より高い抵抗値を使用できます。
入力が電圧制御されているため、プルダウン抵抗はCMOSロジック ゲートで安全に使用できます。接続されていないTTLロジック入力は本質的にハイに浮遊し、入力をローに強制するために必要なプルダウン抵抗は少なくなります。ロジック「1」の標準的な TTL 入力は通常 40 μA を消費し、電圧レベルは 2.4 V 以上であるため、プルアップ抵抗は 50 kΩ 以下で済みます。一方、ロジック「0」の TTL 入力は 0.8 V 未満の電圧で 1.6 mAをシンクすると予想されるため 、プルダウン抵抗は 500 Ω 未満で済みます。[ 5 ]使用されていない TTL 入力をローに保持すると、より多くの電流が消費されます。そのため、TTL 回路ではプルアップ抵抗が推奨されます。
プルアップ抵抗またはプルダウン抵抗は、電流が流れる際に電力を消費し、発熱やエネルギーの無駄につながります。また、その抵抗値と回路の浮遊容量がローパスフィルタを形成し、信号の立ち上がりエッジまたは立ち下がりエッジを延長するため、回路が動作できる最大速度が制限されます。一部のロジックファミリは、プルアップ抵抗を介してロジック入力に導入される電源過渡現象の影響を受けやすく、プルアップ抵抗用に別途フィルタ付き電源を使用する必要が生じる場合があります。