線形フィードバックシフトレジスタ

コンピューティングにおいて、線形フィードバック シフト レジスタ( LFSR ) は、入力ビットが前の状態の 線形関数であるシフト レジスタです。

最も一般的に使用される単一ビットの線形関数は排他的論理和(XOR) です。したがって、LFSR は、入力ビットが全体のシフト レジスタ値のいくつかのビットの XOR によって駆動されるシフト レジスタであることがほとんどです。

LFSR の初期値はシードと呼ばれ、レジスタの動作は決定論的であるため、レジスタによって生成される値のストリームはその現在の (または以前の) 状態によって完全に決定されます。同様に、レジスタの状態の数は限られているため、最終的には繰り返しサイクルに入る必要があります。ただし、適切に選択されたフィードバック関数を持つ LFSR は、ランダムに見え、非常に長いサイクルを持つビットのシーケンスを生成することができます。

LFSR の用途には、疑似乱数、疑似ノイズ シーケンス、高速デジタル カウンター、ホワイトニング シーケンスの生成などがあります。LFSR のハードウェア実装とソフトウェア実装の両方が一般的です。

伝送エラーを迅速にチェックするために使用される巡回冗長検査の数学は、LFSRの数学と密接に関連しています。 ^[1]一般に、LFSRの背後にある算術は、研究および実装の対象として非常にエレガントです。単純な構成要素を使用して、比較的複雑なロジックを作成できます。ただし、エレガントさは劣るものの、パフォーマンスが優れている他の方法も検討する必要があります。

次の状態に影響するビット位置はタップと呼ばれます。図ではタップは [16,14,13,11] です。LFSR の右端のビットは出力ビットと呼ばれ、常にタップでもあります。次の状態を取得するには、タップ ビットを順番に XOR します。次に、すべてのビットを右に 1 つシフトして右端のビットを破棄し、タップ ビットの XOR 結果を空になった左端のビットにフィードバックします。疑似ランダム出力ストリームを取得するには、各状態遷移の後に右端のビットを読み取ります。

• 最大長 LFSR は、m シーケンスを生成します(つまり、すべてのビットがゼロである状態を除いて、シフト レジスタ内のすべての可能な 2 ^m  − 1 状態を循環します)。ただし、すべてのビットがゼロである場合は、シーケンスは変化しません。
• LFSR の XOR ベースのフィードバックの代わりに、XNOR を使用することもできます。^[2]この関数はアフィン マップであり、厳密には線形マップではありませんが、状態が LFSR の状態の補数である等価な多項式カウンターになります。XNOR フィードバックを使用する場合、すべて 1 の状態は不正であり、XOR を使用する場合、すべて 0 の状態は不正です。この状態ではカウンターが「ロックアップ」したままになるため、この状態は不正であると見なされます。この方法は、ゼロ状態から始まるフリップフロップを使用するハードウェア LFSR で有利です。ロックアップ状態では開始されないため、操作を開始するためにレジスタにシードを設定する必要がないためです。

LFSR またはその XNOR 対応物によって生成される数値のシーケンスは、グレイ コードや自然 2 進コード と同様に有効な2 進数値システムと見なすことができます。

LFSRのフィードバック用タップの配置は、有限体演算で多項式 mod 2として表現できます。つまり、多項式の係数は1または0でなければなりません。これは、フィードバック多項式または逆特性多項式と呼ばれます。たとえば、タップが16、14、13、11ビットにある場合（図を参照）、フィードバック多項式は次のようになります。

${\displaystyle x^{16}+x^{14}+x^{13}+x^{11}+1.}$

多項式の「1」はタップに対応していません。最初のビットへの入力に対応しています (つまり、x ⁰、つまり 1 に相当)。項の累乗は、左から数えてタップされたビットを表します。最初と最後のビットは、常にそれぞれ入力タップと出力タップとして接続されます。

LFSRが最大長となるのは、対応するフィードバック多項式がガロア体GF(2)上で原始的である場合に限ります。^{[3] [4]}これは、以下の条件が必要であることを意味します（ただし十分ではありません）。

• タップの数は偶数です。
• タップの集合は互いに素です。つまり、すべてのタップに共通する 1 以外の約数は存在しません。

最大長 LFSR を構築できる原始多項式の表は、以下および参考文献に記載されています。

特定の LFSR 長に対して、最大長のタップ シーケンスが複数存在する場合があります。また、最大長のタップ シーケンスが 1 つ見つかると、別のシーケンスが自動的に続きます。nビット LFSRのタップ シーケンスが[ n、A、B、C、 0]であり、 0 がx ⁰  = 1 の項に対応する場合、対応する「ミラー」シーケンスは[ n、n − C、n − B、n − A、 0]です。したがって、タップ シーケンス[32、 22、 2、 1、 0]には、対応する[32、 31、 30、 10、 0]があります。どちらも最大長のシーケンスになります。

Cの例を以下に示します。

#include <stdint.h> unsigned lfsr_fib ( void ) { uint16_t start_state = 0xACE1u ; /* ゼロ以外の開始状態であればどれでも動作します。 */ uint16_t lfsr = start_state ; uint16_t bit ; /* コードの後半で bit<<15 を可能にするには 16 ビットである必要があります */ unsigned period = 0 ; 
 

         
       
                         
       

    do 
{ /* タップ: 16 14 13 11; フィードバック多項式: x^16 + x^14 + x^13 + x^11 + 1 */ bit = (( lfsr >> 0 ) ^ ( lfsr >> 2 ) ^ ( lfsr >> 3 ) ^ ( lfsr >> 5 )) & 1u ; lfsr = ( lfsr >> 1 ) | ( bit << 15 ); ++ピリオド; } while ( lfsr != start_state );       
                          
                
        
    
       

    返品期間; } 

高速パリティまたはポップカウント操作が利用可能な場合、フィードバック ビットは、レジスタと特性多項式の ドット積としてより効率的に計算できます。

• bit = parity(lfsr & 0x002Du);、または同等の
• bit = popcnt(lfsr & 0x002Du) /* & 1u */;（& 1upopcnt は真のパリティ関数になりますが、後のビットシフトによりbit << 15上位ビットは無関係になります。）

回転操作が利用可能な場合、新しい状態は次のように計算できます。

• lfsr = rotateright((lfsr & ~1u) | (bit & 1u), 1);、または同等の
• lfsr = rotateright(((bit ^ lfsr) & 1u) ^ lfsr, 1);

この LFSR 構成は、標準、多対一、または外部 XOR ゲートとも呼ばれます。代替のガロア構成については、次のセクションで説明します。

同様の（[16,15,13,​​4]の16ビットタップ）フィボナッチLFSRのサンプルPython実装は次のようになります。

開始状態 =  1  <<  15  |  1 
lfsr  = 開始状態
期間 =  0

while  True : 
    # タップ: 16 15 13 4; フィードバック多項式: x^16 + x^15 + x^13 + x^4 + 1 
    bit  =  ( lfsr  ^  ( lfsr  >>  1 )  ^  ( lfsr  >>  3 )  ^  ( lfsr  >>  12 ))  &  1 
    lfsr  =  ( lfsr  >>  1 )  |  ( bit  <<  15 ) 
    period  +=  1 
    if  lfsr  ==  start_state : 
        print ( period ) 
        break

16 ビットのレジスタが使用され、4 番目、13 番目、15 番目、および 16 番目のビットの XOR タップによって最大シーケンス長が確立されます。

フランスの数学者エヴァリスト・ガロアにちなんで名付けられたガロア構成のLFSRは、モジュラー、内部XOR、または1対多LFSRとも呼ばれ、従来のLFSRと同じ出力ストリームを生成できる（ただし時間的にオフセットされている）代替構造です。^[5]ガロア構成では、システムがクロックされると、タップでないビットは変更されずに1つ右にシフトされます。一方、タップは、次の位置に格納される前に出力ビットとXORされます。新しい出力ビットが次の入力ビットです。これにより、出力ビットが0の場合、レジスタ内のすべてのビットが変更されずに右にシフトし、入力ビットが0になります。出力ビットが1の場合、タップ位置のビットがすべて反転し（0の場合は1になり、1の場合は0になります）、次にレジスタ全体が右にシフトされ、入力ビットが1になります。

同じ出力ストリームを生成するには、タップの順序が従来の LFSR の順序の対応(上記参照) になります。そうでない場合、ストリームは逆になります。LFSR の内部状態は必ずしも同じではないことに注意してください。示されているガロア レジスタには、最初のセクションのフィボナッチ レジスタと同じ出力ストリームがあります。ストリーム間には時間オフセットが存在するため、各サイクルで同じ出力を得るには異なる開始点が必要になります。

• ガロア LFSR は、新しい入力を生成するためにすべてのタップを連結しません (XOR は LFSR 内で実行され、XOR ゲートはシリアルで実行されないため、伝播時間はチェーン全体ではなく 1 つの XOR に短縮されます)。そのため、各タップを並列に計算して実行速度を上げることができます。
• LFSR のソフトウェア実装では、XOR 演算を一度に 1 ワードずつ実装できるため、ガロア形式の方が効率的です。出力ビットのみを個別に調べる必要があります。

以下は、図の 16 ビット最大周期ガロア LFSR の例の Cコード例です。

#include <stdint.h> unsigned lfsr_galois ( void ) { uint16_t start_state = 0xACE1u ; /* ゼロ以外の開始状態であればどれでも動作します。 */ uint16_t lfsr = start_state ; unsigned period = 0 ; 
 

         
       
       

    do 
{ #ifndef LEFT unsigned lsb = lfsr & 1u ; /* LSB（つまり、出力ビット）を取得します。 */ lfsr >>= 1 ; /* シフトレジスタ */ if ( lsb ) /* 出力ビットが 1 の場合、 */ lfsr ^= 0xB400u ; /* トグルマスクを適用します。 */ #else unsigned msb = ( int16_t ) lfsr < 0 ; /* MSB（つまり、出力ビット）を取得します。 */ lfsr <<= 1 ; /* シフトレジスタ */ if ( msb ) /* 出力ビットが 1 の場合、 */ lfsr ^= 0x002Du ; /* トグルマスクを適用します。 */ #endif ++ period ; } while ( lfsr != start_state );    

               
                          
                            
                     

                 
                                    
                                      
                               

        
    
       

    返品期間; } 

分岐は と記述することもできます。これにより、一部のコンパイラではより効率的なコードが生成される場合があります。さらに、左シフトのバリアントでは、MSB がをそれ自身に 加算した際のキャリーであるため、さらに優れたコードが生成される場合があります。if (lsb) lfsr ^= 0xB400u;lfsr ^= (-lsb) & 0xB400u;lfsr

状態と結果のビットを組み合わせて並列に計算することもできます。次の関数は、63 ビットの多項式を使用して次の 64 ビットを計算します。 ${\displaystyle x^{63}+x^{62}+1}$

#include <stdint.h> 

uint64_t prsg63 ( uint64_t lfsr ) { lfsr = lfsr << 32 | ( lfsr << 1 ^ lfsr << 2 ) >> 32 ; lfsr = lfsr << 32 | ( lfsr << 1 ^ lfsr << 2 ) >> 32 ; lfsrを返します; }   
              
              
     

上記のようなバイナリ ガロア LFSR は、任意のq 元アルファベット {0, 1, ..., q  − 1} に一般化できます (たとえば、バイナリの場合、q = 2 で、アルファベットは単に {0, 1} です)。この場合、排他的論理和コンポーネントは、qを法とする加算に一般化され (XOR は 2 を法とする加算であることに注意してください)、フィードバック ビット (出力ビット) は、特定のタップ ポイントごとに定数であるq元値で乗算されます ( qを法として) 。これはバイナリの場合の一般化でもあることに注意してください。バイナリの場合、フィードバックは 0 (フィードバックなし、つまりタップなし) または 1 (フィードバックあり) で乗算されます。適切なタップ構成があれば、このような LFSR を使用して、qの任意の素数値のガロア体を生成することができます。

George Marsaglia ^[6]によって示され、Richard P. Brent ^[7]によってさらに分析されたように、線形フィードバックシフトレジスタは、XOR 演算とシフト演算を使用して実装できます。このアプローチは、これらの演算が通常、最新のプロセッサ命令に効率的にマッピングされるため、ソフトウェアでの高速実行に適しています。

以下はジョン・メトカーフの7,9,13トリプレットを使用した16ビット最大周期Xorshift LFSRのCコード例である: ^[8]

#include <stdint.h> unsigned lfsr_xorshift ( void ) { uint16_t start_state = 0xACE1u ; /* ゼロ以外の開始状態であればどれでも動作します。 */ uint16_t lfsr = start_state ; unsigned period = 0 ; 
 

         
       
       

    do 
{ // http://www.retroprogramming.com/2017/07/xorshift-pseudorandom-numbers-in-z80.html からの 7,9,13 トリプレットlfsr ^= lfsr >> 7 ; lfsr ^= lfsr << 9 ; lfsr ^= lfsr >> 13 ; ++ピリオド; } while ( lfsr != start_state );       
            
            
            
        
    
       

    返品期間; } 

フィボナッチ構成とガロア構成の両方のバイナリLFSRは、行列を使用して線形関数として表すことができます（GF(2)を参照）。^{[9] LFSRの特性多項式の}コンパニオン行列を使用し、シードを列ベクトルとして表すと、ステップ後のフィボナッチ構成のレジスタの状態は次のように表されます。 ${\displaystyle \mathbb {F} _{2}}$${\displaystyle (a_{0},a_{1},\dots ,a_{n-1})^{\mathrm {T} }}$${\displaystyle k}$

${\displaystyle {\begin{pmatrix}a_{k}\\a_{k+1}\\a_{k+2}\\\vdots \\a_{k+n-1}\end{pmatrix}}={\begin{pmatrix}0&1&0&\cdots &0\\0&0&1&\ddots &\vdots \\\vdots &\vdots &\ddots &\ddots &0\\0&0&\cdots &0&1\\c_{0}&c_{1}&\cdots &\cdots &c_{n-1}\end{pmatrix}}{\begin{pmatrix}a_{k-1}\\a_{k}\\a_{k+1}\\\vdots \\a_{k+n-2}\end{pmatrix}}={\begin{pmatrix}0&1&0&\cdots &0\\0&0&1&\ddots &\vdots \\\vdots &\vdots &\ddots &\ddots &0\\0&0&\cdots &0&1\\c_{0}&c_{1}&\cdots &\cdots &c_{n-1}\end{pmatrix}}^{k}{\begin{pmatrix}a_{0}\\a_{1}\\a_{2}\\\vdots \\a_{n-1}\end{pmatrix}}}$

対応するガロア形式の行列は次のようになります。

${\displaystyle {\begin{pmatrix}c_{0}&1&0&\cdots &0\\c_{1}&0&1&\ddots &\vdots \\\vdots &\vdots &\ddots &\ddots &0\\c_{n-2}&0&\cdots &0&1\\c_{n-1}&0&\cdots &\cdots &0\end{pmatrix}}}$

適切な初期化を行うには、

${\displaystyle a'_{i}=\sum _{i=0}^{j}a_{ij}c_{nj},\ 0\leq i<n}$

列ベクトルの上の係数:

${\displaystyle {\begin{pmatrix}c_{0}&1&0&\cdots &0\\c_{1}&0&1&\ddots &\vdots \\\vdots &\vdots &\ddots &\ddots &0\\c_{n-2}&0&\cdots &0&1\\c_{n-1}&0&\cdots &\cdots &0\end{pmatrix}}^{k}{\begin{pmatrix}a'_{0}\\a'_{1}\\a'_{2}\\\vdots \\a'_{n-1}\end{pmatrix}}}$

元のシーケンスの 項a _{k を与えます。}

これらの形式は任意の分野に自然に一般化されます。

次の表は、シフトレジスタ長が最大24の場合の最大長フィードバック多項式（原始多項式）の例を示しています。最大長LFSRの形式は、ソロモン・W・ゴロムが1967年の著書で開発しました。^{[10]異なる}原始多項式の数はシフトレジスタ長とともに指数関数的に増加し、オイラーのトーシェント関数^[11]（OEISのシーケンスA011260 ）を使用して正確に計算できます。

Xilinx は、最大 168 ビットのタップ カウンターの拡張リストを公開しました。最大長多項式の表は http://users.ece.cmu.edu/~koopman/lfsr/ から入手でき、https://github.com/hayguen/mlpolygen プロジェクトで生成できます。

• 1 と 0 は「連続」して発生します。たとえば、出力ストリーム 1110010 は、長さが 3、2、1、1 の 4 つの連続から構成されます (順番に)。最大 LFSR の 1 周期で、2 ^{n −1}連続が発生します (上記の例では、3 ビット LFSR に 4 つの連続があります)。これらの連続のちょうど半分は 1 ビット長、4 分の 1 は 2 ビット長で、最大でn − 1 ビット長の 0 連続 1 つとnビット長 の 1 連続 1 つが続きます。この分布は、真にランダムなシーケンスの統計的期待値とほぼ等しくなります。ただし、真にランダムなシーケンスのサンプルでこの分布を正確に見つける確率はかなり低いです^{[あいまい]}。
• LFSR出力ストリームは決定論的です。LFSRの現在の状態とXORゲートの位置がわかっていれば、次の状態を予測できます。^[12]これは、真にランダムなイベントでは不可能です。最大長のLFSRでは、長さごとに簡単に制限できる数しかないため、次の状態を計算するのがはるかに簡単です。
• 出力ストリームは可逆的です。ミラーリングされたタップを持つ LFSR は、出力シーケンスを逆の順序で循環します。
• すべてゼロで構成される値は出現できません。したがって、長さnの LFSR を使用して 2 ^{n 個の}値すべてを生成することはできません。

LFSR はハードウェアで実装できるため、直接シーケンス拡散スペクトル無線など、疑似ランダム シーケンスを非常に高速に生成する必要があるアプリケーションで役立ちます。LFSR は、さまざまなプログラム可能なサウンド ジェネレーターでホワイト ノイズの近似値を生成するためにも使用されています。

LFSR の状態の繰り返しシーケンスにより、LFSR はクロック分周器として、または非バイナリ シーケンスが許容される場合のカウンターとして使用できます。これは、コンピューターのインデックスまたはフレーミング位置を機械可読にする必要がある場合によくあります。^[12] LFSRカウンターは、自然バイナリ カウンターやグレイ コード カウンターよりもフィードバック ロジックが単純なので、より高いクロック レートで動作できます。ただし、LFSR がロックアップ状態 (XOR ベースの LFSR の場合はすべて 0、XNOR ベースの LFSR の場合はすべて 1) にならないようにする必要があります。たとえば、起動時にシーケンス内の他の状態にプリセットします。LFSR でカウント アップとカウント ダウンが可能です。LFSR は CPU のプログラム カウンターとしても使用されていますが、これにはプログラム自体を「スクランブル」する必要があり、ゲートが貴重な場合にゲートを節約するため (加算器よりも少ないゲートを使用)、および速度のため (LFSR は長いキャリー チェーンを必要としないため) に行われます。

原始多項式の表は、LFSR をフィボナッチ形式またはガロア形式で配置して最大周期を実現する方法を示しています。より長い周期を持つ LFSR に、いくつかの状態をスキップしてシーケンスを短縮するロジックを追加することで、他の周期を取得できます。

LFSR は、単純な電気機械回路または電子回路から簡単に構築できること、周期が長いこと、出力ストリームが非常に均一に分散していることから、ストリーム暗号で使用する疑似乱数生成器として長い間使用されてきました。ただし、LFSR は線形システムであるため、暗号解読はかなり容易です。たとえば、既知の平文とそれに対応する暗号文がある場合、攻撃者は、説明したシステムで使用される LFSR 出力ストリームの一部を傍受して復元し、その出力ストリームの一部からBerlekamp-Massey アルゴリズムを使用して、意図した受信者をシミュレートする最小サイズの LFSR を構築できます。この LFSR に傍受した出力ストリームの一部を入力すると、残りの平文を復元できます。

LFSR ベースのストリーム暗号では、この問題を軽減するために 3 つの一般的な方法が採用されています。

• LFSR状態からのいくつかのビットの非線形結合。
• 2つ以上のLFSRの出力ビットの非線形結合（縮小ジェネレータも参照）;または進化的アルゴリズムを使用して非線形性を導入する。^[13]
• 交互ステップ ジェネレータの場合と同様に、LFSR の不規則なクロッキング。

重要なLFSRベースのストリーム暗号には、GSM携帯電話で使用されるA5/1とA5/2 、 Bluetoothで使用されるE0、縮小ジェネレータなどがあります。A5/2暗号は破られており、A5/1とE0には重大な弱点があります。^{[14] [15]}

線形フィードバックシフトレジスタは線形合同型ジェネレータと強い関係がある。^[16]

LFSR は、テスト パターン生成 (網羅的テスト、疑似ランダム テスト、疑似網羅的テスト) およびシグネチャ分析のための回路テストで使用されます。

完全 LFSR は、 n入力回路のすべての可能な入力をカバーするため、網羅的なテストのパターン ジェネレーターとしてよく使用されます。最大長 LFSR と重み付け LFSR は、疑似ランダム テスト アプリケーションの疑似ランダム テスト パターン ジェネレーターとして広く使用されています。

組み込み自己テスト(BIST) 技術では、すべての回路出力をチップ上に保存することはできませんが、回路出力を圧縮してシグネチャを形成し、後でゴールデン シグネチャ (正常な回路の) と比較して障害を検出できます。この圧縮には損失があるため、障害のある出力もゴールデン シグネチャと同じシグネチャを生成し、障害を検出できない可能性が常にあります。この状態は、エラー マスキングまたはエイリアシングと呼ばれます。BIST は、LFSR の一種であるマルチ入力シグネチャ レジスタ (MISR または MSR) を使用して実現されます。標準の LFSR には、ゲートの入力が複数の「タップ」に接続され、出力が最初のフリップフロップの入力に接続された単一の XOR または XNOR ゲートがあります。MISR の構造は同じですが、すべてのフリップフロップへの入力は XOR/XNOR ゲートを介して供給されます。たとえば、4 ビットの MISR には、4 ビットの並列出力と 4 ビットの並列入力があります。最初のフリップフロップの入力は、並列入力ビット 0 と「タップ」による XOR/XNORd です。他のすべてのフリップフロップの入力は、前のフリップフロップの出力と対応する並列入力ビットによる XOR/XNORd です。その結果、MISR の次の状態は、現在の状態だけでなく、最後のいくつかの状態に依存します。したがって、入力シーケンスが毎回同じであれば、MISR は常に同じゴールデン シグネチャを生成します。最近のアプリケーション^[17]では、LFSR の「タップ」としてセット リセット フリップフロップを提案しています。これにより、セット リセット フリップフロップは初期シードを保存して LFSR からビットのストリーム全体を生成することができるため、BIST システムはストレージを最適化できます。ただし、これには BIST のアーキテクチャの変更が必要であり、特定のアプリケーションではオプションです。

短い繰り返しシーケンス (0 または 1 の連続など) がスペクトル線を形成して、受信機でのシンボル追跡を複雑にしたり、他の送信に干渉したりするのを防ぐため、データ ビット シーケンスは、変調および送信の前に線形フィードバック レジスタの出力と結合されます。このスクランブリングは、受信機で復調後に除去されます。LFSR が送信されたシンボル ストリームと同じビット レートで実行される場合、この手法はスクランブリングと呼ばれます。LFSR がシンボル ストリームよりもかなり高速で実行される場合、LFSR によって生成されたビット シーケンスはチッピング コードと呼ばれます。チッピング コードは、バイナリ位相シフト キーイングまたは同様の変調方法を使用して送信する前に、排他的論理和を使用してデータと結合されます。結果として得られる信号の帯域幅はデータよりも高いため、これは拡散スペクトル通信の方法です。拡散スペクトルの特性のためだけに使用された場合、この手法は直接拡散スペクトルと呼ばれます。

どちらの方式も暗号化や暗号処理と混同しないでください。LFSR によるスクランブルと拡散では、盗聴から情報を保護することができません。代わりに、堅牢で効率的な変調と復調を可能にする便利なエンジニアリング特性を備えた同等のストリームを生成するために使用されます。

リニアフィードバックレジスタを使用するデジタル放送システム:

• ATSC規格（デジタルテレビ伝送システム - 北米）
• DAB（デジタルオーディオ放送システム - ラジオ用）
• DVB-T (デジタルテレビ伝送システム – ヨーロッパ、オーストラリア、アジアの一部)
• NICAM（テレビ用デジタルオーディオシステム）

LFSR を使用するその他のデジタル通信システム:

• インテルサットビジネスサービス（IBS）
• 中間データレート (IDR)
• HDMI2.0について
• SDI（シリアルデジタルインターフェース伝送）
• PSTN経由のデータ転送( ITU-T V シリーズ勧告に準拠)
• CDMA（符号分割多重接続）携帯電話
• 100BASE-T2「高速」イーサネットはLFSRを使用してビットをスクランブルする
• ギガビットイーサネットの最も一般的な形式である1000BASE-Tイーサネットは、LFSRを使用してビットをスクランブルします。
• PCIエクスプレス
• SATA ^[18]
• シリアル接続 SCSI (SAS/SPL)
• USB3.0 について
• IEEE 802.11aはLFSRを使用してビットをスクランブルする
• Bluetooth Low Energy Link LayerはLFSR（ホワイトニングと呼ばれる）を利用しています。
• GPSやGLONASSなどの衛星ナビゲーション システム。現在のすべてのシステムでは、LFSR 出力を使用して、測距コードの一部またはすべてを生成したり (CDMA または DSSS のチッピング コードとして)、データなしでキャリアを変調したり (GPS L2 CL 測距コードなど) しています。GLONASS では、 DSSS と組み合わせた周波数分割多重アクセスも使用されています。

LFSR は、疑似ランダム ノイズを生成して対象の通信システムのノイズ フロアを上げるために、 無線妨害システムでも使用されます。

ドイツの時刻信号DCF77は、振幅変調に加えて、 9段LFSRで駆動される位相シフト変調を採用しており、受信時刻の精度とノイズが存在する場合のデータストリームの堅牢性を高めています。^[19]

• 風車
• メルセンヌツイスター
• 最大長シーケンス
• アナログフィードバックシフトレジスタ
• NLFSR、非線形フィードバックシフトレジスタ
• リングカウンター
• 擬似ランダムバイナリシーケンス
• ゴールドシーケンス
• JPLシーケンス
• かさみシーケンス
• ベルレカンプ・マッシーアルゴリズム

• http://www.xilinx.com/support/documentation/application_notes/xapp052.pdf
• https://web.archive.org/web/20161007061934/http://courses.cse.tamu.edu/csce680/walker/lfsr_table.pdf
• http://users.ece.cmu.edu/~koopman/lfsr/index.html — 2 ～ 64 ビットの最大長フィードバック多項式の表。
• https://github.com/hayguen/mlpolygen — 最大長フィードバック多項式を生成するコード

• LFSR とランダム性の本質的生成: NKS からのメモ