Loading article…
集積回路のパッケージングは、半導体デバイス製造の最終段階であり、ダイは物理的な損傷や腐食を防ぐサポートケースに封入されます。「パッケージ」と呼ばれるケースは、デバイスを回路基板に接続する電気接点をサポートします。
パッケージング段階の後に集積回路のテストが行われます。
設計上の考慮事項
電気
ダイからパッケージを通りプリント基板（PCB）に流れる電流を流すトレースは、チップ上の信号とはまったく異なる電気的特性を持っています。特殊な設計技術が必要で、チップ自体に閉じ込められた信号よりもはるかに多くの電力を必要とします。したがって、電気接点として使用される材料は、低抵抗、低静電容量、低インダクタンスなどの特性を示すことが重要です。[1]構造と材料の両方で信号伝送特性を優先し、信号に悪影響を与える可能性の ある寄生要素を最小限に抑える必要があります。
これらの特性を制御することは、他の技術が高速化し始めるにつれてますます重要になってきています。パッケージングの遅延は、高性能コンピュータの遅延のほぼ半分を占める可能性があり、この速度のボトルネックは増加すると予想されます。[1]
機械的および熱的
集積回路パッケージは、物理的な破損に耐え、湿気を防ぎ、チップからの効果的な放熱も提供する必要があります。さらに、RFアプリケーションの場合、パッケージは一般に、回路のパフォーマンスを低下させたり、隣接する回路に悪影響を与えたりする可能性のある電磁干渉を遮蔽する必要があります。最後に、パッケージはチップをPCBに相互接続できるようにする必要があります。 [ 1]パッケージの材料は、プラスチック（熱硬化性または熱可塑性）、金属（通常はコバール）、またはセラミックのいずれかです。これに使用される一般的なプラスチックは、エポキシ-クレゾール-ノボラック（ECN）です。[2]これら3種類の材料はすべて、実用的な機械的強度、耐湿性、耐熱性を備えています。ただし、ハイエンドデバイスでは、強度（ピン数が多い設計もサポート）、放熱性、気密性、またはその他の理由により、金属パッケージとセラミックパッケージが一般的に好まれます。一般に、セラミックパッケージは同様のプラスチックパッケージよりも高価です。[3]
一部のパッケージには熱伝達を高めるために金属フィンが付いていますが、これはスペースを占有します。また、パッケージが大きくなると、より多くの相互接続ピンを使用できるようになります。[1]
経済
コストは集積回路パッケージの選択における要素です。通常、安価なプラスチックパッケージは最大 2W の熱を放散できます。これは多くの単純なアプリケーションには十分ですが、同様のセラミックパッケージは同じシナリオで最大 50W を放散できます。[1]パッケージ内のチップが小型化および高速化すると、チップも高温になる傾向があります。その結果、より効果的な放熱の必要性が高まると、パッケージのコストもそれに応じて上昇します。一般に、パッケージが小型化および複雑化すればするほど、製造コストが高くなります。[3]コストを削減するために、フリップチップなどの技術の代わりにワイヤボンディングを使用できます。[4]
歴史
初期の集積回路はセラミックフラットパックにパッケージ化されており、信頼性と小型さから軍で長年使用されていました。1970 年代に使用されたもう 1 つのタイプのパッケージは ICP (集積回路パッケージ) と呼ばれるもので、リードがパッケージ軸と同軸の片側にあるセラミックパッケージ (トランジスタパッケージのように円形の場合もあります) でした。
商用回路パッケージはすぐにデュアルインラインパッケージ（DIP）へと移行し、最初はセラミックで、後にプラスチックで作られるようになりました。[5] 1980年代には、VLSIのピン数がDIPパッケージの実用的な限界を超え、ピングリッドアレイ（PGA）とリードレスチップキャリア（LCC）パッケージが登場しました。[6] 表面実装パッケージは1980年代初頭に登場し、1980年代後半には普及しました。これは、ガルウィングまたはJリードとして形成されたリードで、より細かいリードピッチを使用するもので、スモールアウトライン集積回路に代表されます。これは、同等のDIPよりも約30～50％少ない面積を占め、標準的な厚さは70％薄いキャリアです。[6]
次の大きな革新はエリアアレイパッケージでした。これは相互接続端子をパッケージの表面積全体に配置し、外周のみが使用されていた以前のパッケージタイプよりも多くの接続を提供します。最初のエリアアレイパッケージはセラミックピングリッドアレイパッケージでした。[1]その後間もなく、別のタイプのエリアアレイパッケージであるプラスチックボールグリッドアレイ（BGA）が、最も一般的に使用されるパッケージング技術の1つになりました。[7]
1990年代後半には、プラスチッククワッドフラットパック（PQFP）と薄型スモールアウトラインパッケージ（TSOP）がPGAパッケージに取って代わり、多ピンデバイスで最も一般的なものになりましたが[1] 、マイクロプロセッサではPGAパッケージが今でもよく使用されています。しかし、業界リーダーのIntelとAMDは、2000年代にPGAパッケージからランドグリッドアレイ（LGA）パッケージに移行しました。[8]
ボールグリッドアレイ（BGA）パッケージは1970年代から存在していましたが、1990年代にフリップチップボールグリッドアレイ（FCBGA）パッケージに進化しました。FCBGAパッケージは、既存のパッケージタイプよりもはるかに多くのピン数を可能にします。FCBGAパッケージでは、ダイは上下逆（反転）にマウントされ、ワイヤではなくプリント回路基板に似た基板を介してパッケージボールに接続されます。FCBGAパッケージでは、入力出力信号のアレイ（エリアI/Oと呼ばれる）をダイの周辺に限定するのではなく、ダイ全体に分散させることができます。[9] BGAのセラミック基板は、コストを削減し、既存のPCB製造技術を使用して、製造中により大きなPCBパネルを使用して一度に多くのパッケージを生産するために、有機基板に置き換えられました。[10]
ダイから出てパッケージを通り、プリント回路基板に入るトレースは、オンチップ信号と比較して、電気的特性が大きく異なります。そのため、特別な設計技術が必要となり、チップ自体に限定された信号よりもはるかに多くの電力が必要になります。
最近の開発では、複数のダイを1つのパッケージに積み重ねたものがSiP（System In Package）または3次元集積回路と呼ばれています。複数のダイを小さな基板（多くの場合セラミック）上に組み合わせたものは、MCM（マルチチップモジュール）と呼ばれます。大きなMCMと小さなプリント回路基板の境界は、時々あいまいになります。[11]
一般的なパッケージの種類
- スルーホール技術
- 表面実装技術
- チップキャリア
- ピングリッド配列
- フラットパッケージ
- 小型アウトライン集積回路
- チップスケールパッケージ
- ボールグリッドアレイ
- トランジスタ、ダイオード、小ピン数 IC パッケージ
- マルチチップパッケージ
オペレーション
従来のICの場合、ウェーハダイシング後、ダイは真空チップまたは吸盤[12] [13]を使用してダイスカットされたウェーハからピックアップされ、ダイアタッチメントが行われます。これは、ダイをパッケージまたはサポート構造（ヘッダー）に取り付けて固定するステップです。 [14]高出力アプリケーションでは、ダイは通常、金スズまたは金シリコンはんだ（良好な熱伝導のため）を使用してパッケージに共晶接合されます。低コストで低電力のアプリケーションでは、エポキシ接着剤を使用してダイを基板（プリント配線基板など）に直接接着することがよくあります。代わりに、はんだを使用してダイを取り付けることもできます。これらの技術は通常、ダイがワイヤボンディングされるときに使用されます。フリップチップ技術のダイでは、これらの取り付け技術は使用されません。[15] [16]
ICボンディングはダイボンディング、ダイアタッチ、ダイマウントとも呼ばれます。[17]
パッケージング段階では、ボンディング、カプセル化、ウェーハボンディングの各ステップに分かれて、以下の操作が実行されます。このリストは包括的なものではなく、プロセスはパッケージの種類に大きく依存するため、すべての操作がすべてのパッケージに対して実行されるわけではないことに注意してください。
- ICボンディング
- ワイヤーボンディング
- 熱超音波接合
- ダウンボンディング
- テープ自動接着
- フリップチップ
- キルトのパッケージ
- フィルム貼り付け
- スペーサー取り付け
- 焼結ダイアタッチ
- ICカプセル化
- ウェーハボンディング
焼結ダイアタッチは、半導体ダイを基板上に置き、制御された環境で高温高圧にさらすプロセスです。[18]
参照
- 先端パッケージング（半導体）
- 電子部品のパッケージタイプの一覧
- 電子機器パッケージ寸法一覧
- 金とアルミニウムの金属間化合物「紫色の疫病」
- 同時焼成セラミック
- Bステージング
- ポッティング（エレクトロニクス）
- キルトのパッケージ
- 電子パッケージ
- キャップを外す
参考文献
- ^ abcdefg Rabaey, Jan (2007).デジタル集積回路（第2版）. Prentice Hall, Inc. ISBN 978-0130909961。
- ^ Ardebili, Haleh ; Pecht, Michael G. (2009). 「プラスチック封止材」。電子アプリケーション向け封止技術。pp. 47–127。doi :10.1016/ B978-0-8155-1576-0.50006-1。ISBN 9780815515760. S2CID 138753417 – ResearchGate 経由。
- ^ ab Greig , William (2007).集積回路のパッケージング、アセンブリ、相互接続。Springer Science & Business Media。ISBN 9780387339139。
- ^ 「ワイヤボンド対フリップチップパッケージング | Semiconductor Digest」2016年12月10日。
- ^ Dummer, GWA (1978).電子発明と発見（第2版） . Pergamon Press. ISBN 0-08-022730-9。
- ^ ab Baker, R. Jacob (2010). CMOS: 回路設計、レイアウト、シミュレーション、第 3 版。Wiley- IEEE。ISBN 978-0-470-88132-3。
- ^ Ken Gilleo (2003). BGA、フリップチップ、CSP のエリアアレイパッケージングプロセス。McGraw -Hill Professional。p . 251。ISBN 0-07-142829-1。
- ^ 「Land Grid Array (LGA) ソケットおよびパッケージ テクノロジー」(PDF)。Intel 。2016 年4 月 7日閲覧。
- ^ Riley, George (2009-01-30). 「Flipchips: Tutorial #1」。2009年1月30日時点のオリジナルよりアーカイブ。 2016年4月7日閲覧。
{{cite web}}: CS1 メンテナンス: 不適切 URL (リンク) - ^ 先進的パッケージングのための材料。Springer。2008年12月17日。ISBN 978-0-387-78219-5。
- ^ R. Wayne Johnson、Mark Strickland、David Gerke、NASA 電子部品およびパッケージング プログラム。「3D パッケージング: テクノロジー レビュー」2005 年 6 月 23 日。2015 年 7 月 31 日閲覧
- ^ SPT 小型精密工具のダイアタッチメント、流体ディスペンシングカタログ
- ^ 「ダイボンディング技術と方法」2012年7月9日。
- ^ LW Turner (編)、電子技術者参考書、Newnes-Butterworth、1976年、ISBN 0-408-00168-2、11-34ページから11-37ページ
- ^ 「ダイボンディング技術と方法」2012年7月9日。
- ^ Lau, John H. ( 1994年 6 月 30 日)。Chip on Board: マルチチップ モジュール向けテクノロジ。Springer。ISBN 978-0-442-01441-4。
- ^ 「ダイアタッチプロセスとは?」Oricus Semicon Solutions 2021-11-01 2024-04-22閲覧。
- ^ Buttay, Cyril 他「銀焼結接合プロセス最適化および特性評価を使用したパワーデバイスのダイアタッチ」HiTEN 2011. 2011 年。