キルトのパッケージ

キルトパッケージング（QP）は、マイクロチップの端から水平に伸びる「ノジュール」構造を利用してチップ間の相互接続を行う集積回路パッケージングおよびチップ間相互接続パッケージング技術です。 ^{[1] [2]} 

QPノジュールは、半導体デバイス製造における標準的なバックエンド技術を使用して、マイクロチップの不可欠な部分として作成されます。その後、ノジュールの上にはんだが電気メッキされ、サブミクロンの位置合わせ精度でチップ間の相互接続が可能になります。^[3]

あらゆる半導体材料（シリコン、ガリウムヒ素、シリコンカーバイド、ガリウム窒化物など）から作られた小型で高収率の「チップレット」を「キルティング」して、より大きな多機能メタチップを作成することができます。^[4]  このように、QP技術は、異なる技術や基板材料を使用した複数のチップを平面、 2.5D、3D構成で統合することができます。 ^[5]

QP インターコネクトの挿入損失の測定は、均質および異質の半導体材料のセットを使用したキルティング チップセットで  複数回実施されました。無線周波数 S パラメータの測定は、DC から 220 GHz まで行われました。QP インターコネクトは、シリコンとシリコン チップ間では DC から 100 GHz まで 0.1 dB 未満の挿入損失を示し、^[2]シリコンとガリウム ヒ素間では 220 GHz まで 0.8 dB 未満の挿入損失を示しました。^[6]

QPインターコネクトは、チップ端の10μmピッチに10μmのノジュールを配置し、歪みのない12ギガビット/秒（Gbps）のビットレートスループットを実現しています。 ^[7]

予備的な光結合損失のシミュレーションと測定によると、ギャップが4μm未満の場合はチップ間の結合損失は6dB未満です。ギャップがゼロに近づくにつれて損失は急速に改善され、これはキルトパッケージングの組み立て公差で達成可能です。^{[8] [9]}