電子設計自動化

電子設計の自動化の先駆けは、1950年代のIBMの700シリーズコンピュータのドキュメントに遡るとされている。 ^{[ 2 ]}

IBMは、初期のコンピュータ支援設計（CAD）システムの一つである自動論理図（ALD）を開発しました。これは当初、IBM 704および705メインフレームコンピュータ上で実行されていました。設計プロセスは、エンジニアが論理回路図を手作業で作成することから始まり、その後、標準化されたテンプレートに転記され、デジタル処理用のパンチカードに変換されました。^{[ 2 ] [ 3 ]}

ゼネラルモーターズのDAC-1は、 IBMと共同で開発された機械形状に特化したシステムでしたが、初期の対話型グラフィックス駆動型CADシステムの一つであり、複雑なエンジニアリング データの画面ベースの編集の実用性を証明しました。このアイデアはIC レイアウトツールにも採用されました。^{[ 4 ]}

EDAが開発される以前は、集積回路は手作業で設計され、手作業でレイアウトされていました。^{[ 5 ]}一部の先進的な工場では、幾何学ソフトウェアを使用して、モノクロ露光画像を生成するガーバーフォトプロッター用のテープを生成していましたが、それらの工場でさえ、機械的に描かれた部品のデジタル記録をコピーしていました。プロセスは基本的にグラフィックであり、電子回路からグラフィックへの変換は手作業で行われていました。この時代の最も有名な企業はCalmaで、同社のGDSIIフォーマットは今日でも使用されています。^{[ 6 ]}

1970年代初頭、開発者たちは製図に加えて回路設計の自動化に着手し、最初の配置配線ツールが開発されました。冷戦のため、開発はほぼ並行して進むことが多かったのです。西側諸国では、IEEEと設計自動化会議の議事録が当時の開発の大部分を網羅しており^{[ 5 ]}、1973年までには、この分野の開発状況を把握するために大規模な文献目録が必要となりました^{[ 7 ]} 。ソビエト連邦 では、1975年から始まった一連の書籍で主に進歩が記述されていました^{[ 8 ]。}

Calma社のグラフィックデザインシステム（GDS、1971年）と、その後継である32ビット版GDSII（1978年）により、エンジニアはミニコンピュータ上でフルチップレイアウトをデジタル化および編集できるようになりました。付属のGDSIIストリームファイルは事実上のマスク交換標準となり、現代の設計フローでも認識されています。^{[ 9 ]}

次の時代は、1980年にカーバー・ミードとリン・コンウェイによる「Introduction to VLSI Systems」^{[ 10 ]}が出版された後に始まり、チップ設計の標準的な教科書とみなされています。^{[ 11 ]}その結果、設計可能なチップの複雑さが増し、論理シミュレーションを使用する設計検証ツールへのアクセスが向上しました。設計を建設前に徹底的にシミュレーションできるようになったため、チップのレイアウトが容易になり、正しく機能する可能性が高くなりました。言語とツールは進化しましたが、テキストベースのプログラミング言語で望ましい動作を指定し、ツールに詳細な物理設計を導出させるというこの一般的なアプローチは、今日でもデジタルIC設計の基礎となっています。

初期のEDAツールは学術的に開発されました。最も有名なものの1つは、初期のVLSIシステムを設計するために使用されたUNIXユーティリティのセットである「Berkeley VLSI Tools Tarball」です。回路の複雑さを軽減する役割を担うヒューリスティックロジック最小化ツールであるEspresso ^{[ 12 ]}や、コンピュータ支援設計プラットフォームであるMagic [ ^{13 ]も広く使用されました。もう1つの重要な開発は、実際の集積回路を製造することで学生のチップ設計者を安価に訓練する方法を開発した大学と製造業者のコンソーシアムであるMOSIS [ 14} ]の^設立でした。基本的なコンセプトは、信頼性が高く、低コストで、比較的低技術のICプロセスを使用し、 1枚のウェハに多数のプロジェクトを詰め込み、各プロジェクトから複数のチップのコピーを保存することでした。協力する製造業者は、このプログラムが自社の長期的な成長に役立つと考えたため、処理済みのウェハを寄贈するか、原価で販売しました。

1981年は、EDAが産業として確立された年でした。それまで長年にわたり、ヒューレット・パッカード、テクトロニクス、インテルといった大手電子機器メーカーは、社内でEDA開発を進めていましたが、経営陣や開発者がこれらの企業から独立し、EDA事業に専念するようになりました。デイジー・システムズ、メンター・グラフィックス、バリッド・ロジック・システムズはすべてこの頃に設立され、総称してDMVと呼ばれていました。また、1981年には米国国防総省がハードウェア記述言語であるVHDLへの資金提供を開始しました。数年後には、それぞれ少しずつ異なる重点分野を持つEDA専門企業が数多く出現しました。

EDA（電子設計オートメーション）に関する最初の展示会は、 1984年のデザインオートメーションカンファレンスで開催され、1986年には、もう一つの人気のある高水準設計言語であるVerilogが、 Gateway Design Automation社によってハードウェア記述言語として初めて発表されました。これらの発表に続いてシミュレータが急速に登場し、チップ設計や実行可能な仕様の直接シミュレーションが可能になりました。数年後には、論理合成を実行するためのバックエンドが開発されました。

現在のデジタルフローは極めてモジュール化されており、フロントエンドは標準化された設計記述を生成し、それが個々の技術に関係なく、セルに類似したユニットの呼び出しにコンパイルされます。セルは、特定の集積回路技術を利用して、論理回路やその他の電子機能を実装します。製造業者は通常、標準的なシミュレーションツールに適合するシミュレーションモデルを備えた、自社の製造プロセス用のコンポーネントライブラリを提供します。

ほとんどのアナログ回路は依然として手動で設計されており、アナログ設計特有の専門知識（マッチングの概念など）が必要です。^{[ 15 ]}そのため、アナログEDAツールはモジュール性がはるかに低く、より多くの機能が必要となり、相互作用がより強く、コンポーネントは一般的に理想的ではありません。

半導体技術の継続的なスケーリングに伴い、電子機器向けEDAの重要性が急速に高まっています。^{[ 16 ]}一部のユーザーは、半導体製造施設（「ファブ」）を運営するファウンドリオペレーターであり、その他、技術の利用を担当する個人、つまりEDAソフトウェアを使用して、製造準備が整っているかどうかの設計を評価する設計サービス会社です。EDAツールは、カスタマイズ可能な集積回路設計であるFPGA（フィールドプログラマブルゲートアレイ）に設計機能をプログラミングするためにも使用されます。

設計フローは主にいくつかの主要な構成要素によって特徴づけられます。これらには以下が含まれます。

• 高レベル合成（動作合成またはアルゴリズム合成とも呼ばれる）–高レベル設計記述（C/C++など）は、レジスタ間の相互作用を利用して回路を表現するRTL（レジスタ転送レベル）に変換されます。
• 論理合成– RTL設計記述（例えばVerilogやVHDLで記述されたもの）を、個別のネットリストまたは論理ゲートの表現に変換すること。
• 回路図キャプチャ–標準セルデジタル、アナログ、RFのようなキャプチャには、CadenceのOrcad CISとProteusのISISを使用します。
• レイアウト–通常は回路図に基づいたレイアウトで、Cadence社のOrcadのLayoutやProteusのARESなど。

• トランジスタシミュレーション– 回路図／レイアウトの動作をデバイスレベルで正確にシミュレーションする低レベルトランジスタシミュレーション。
• 論理シミュレーション– RTLまたはゲートネットリストのデジタル（ブール値0/1）動作をデジタルシミュレーションし、ブールレベルで正確に実行します。
• 動作シミュレーション – 設計のアーキテクチャ動作を高レベルでシミュレーションするもので、サイクルレベルまたはインターフェースレベルで正確な結果が得られます。
• ハードウェアエミュレーションとは、提案された設計のロジックをエミュレートするために、専用ハードウェアを使用することです。場合によっては、まだ製造されていないチップの代わりにシステムに接続することができ、これをインサーキットエミュレーションと呼びます。
• テクノロジーCADは、基盤となるプロセス技術をシミュレーションおよび解析します。デバイスの電気的特性は、デバイスの物理特性から直接導き出されます。

• 機能検証：ロジック設計が仕様に合致し、タスクを正しく実行することを保証する。シミュレーション、エミュレーション、プロトタイプによる動的機能検証を含む。^{[ 17 ]}
• RTLリンティングは、構文、意味、スタイルなどのコーディング規則に準拠していることを確認するためのものです。^{[ 18 ]}
• クロックドメインクロッシング検証（CDCチェック）：リンティングに似ていますが、これらのチェック/ツールは、設計で複数のクロックドメインを使用することによるデータ損失やメタステーブル状態などの潜在的な問題を検出して報告することに特化しています。
• 形式検証（モデル検査とも呼ばれる）：数学的手法を用いて、システムが特定の望ましい特性を備えていること、およびデッドロックなどの望ましくない影響が発生しないことを証明しようとする試み。
• 等価性チェック：チップのRTL記述と合成されたゲートネットリストとのアルゴリズム的な比較を行い、論理レベルでの機能的等価性を保証する。
• 静的タイミング解析：入力に依存しない方法で回路のタイミングを解析し、考えられるすべての入力に対する最悪のケースを見つける。
• レイアウト抽出：提案されたレイアウトを基に、各配線およびデバイスの（おおよその）電気的特性を計算します。これは、上記の静的タイミング解析と組み合わせて、完成したチップの性能を推定するためによく用いられます。
• 電磁場ソルバー、または単にフィールドソルバーは、ICやPCB設計において重要なケースについて、マクスウェル方程式を直接解きます。これらは、上記のレイアウト抽出よりも処理速度は遅いものの、精度が高いことで知られています。
• 物理的検証（PV）：設計が物理的に製造可能かどうか、そして製造されたチップに機能を妨げる物理的欠陥がなく、元の仕様を満たしているかどうかを確認すること。
• 歩留まり分析：製造されたチップの歩留まり（ひいてはコスト）を推定し、歩留まりのボトルネックを特定して、有益な変更を提案する。

• マスクデータ準備（MDP）とは、チップを物理的に製造するために使用される、 実際のフォトリソグラフィ用フォトマスクを生成することです。
  • チップ仕上げには、レイアウトの製造性を向上させるためのカスタム指定や構造が含まれます。後者の例としては、シールリングや充填構造などがあります。^{[ 19 ]}
  • テストパターンと位置合わせマークを含むレチクルレイアウトを作成する。
  • レイアウトからマスクへの準備とは、解像度向上技術（RET）などのグラフィック操作を用いてレイアウトデータを強化することで、最終的なフォトマスクの品質を向上させる手法です。これには、光近接効果補正 （OPC）や逆リソグラフィ技術（ILT）も含まれます。これらは、このマスクを使用してチップを製造する際に発生する回折や干渉効果を事前に補正する技術です。
  • マスク生成– 階層的な設計から平面マスク画像を生成する。
  • 自動テストパターン生成（ATPG）とは、可能な限り多くの論理ゲートやその他のコンポーネントを動作させるために、パターンデータを体系的に生成することです。
  • 組み込み自己テスト（BIST） – 設計内のロジックまたはメモリ構造を自動的にテストするための自己完結型テストコントローラの設置

• 望ましい安全完全性レベルに対する適合要件を満たすために、設計における機能安全解析、故障時間（FIT）率の体系的な算出、および診断カバレッジ指標を実施する。
• 機能安全合成では、構造要素（モジュール、RAM、ROM、レジスタファイル、FIFO）に信頼性強化機能を追加し、障害検出／耐障害性を向上させます。これには、（これらに限定されませんが）誤り検出および／または訂正符号（ハミング符号）の追加、障害検出および耐障害性のための冗長ロジック（重複／三重）、プロトコルチェック（インターフェースパリティ、アドレスアライメント、ビートカウント）などが含まれます。
• 機能安全検証、故障キャンペーンの実施（設計への故障の挿入、および想定される故障に対して安全機構が適切に反応することの検証を含む）。

2025年6月時点の時価総額および企業名：

• 754億ドル^{[ 20 ]} –シノプシス
• 811億ドル^{[ 21 ]} –ケイデンス・デザイン・システムズ
• 294億ドル^{[ 22 ]} – Ansys
• 90.1億オーストラリアドル^{[ 23 ]} – Altium
• 1,707億ユーロ^{[ 24 ]} -シーメンス
• 1129億円^{[ 25 ]} –ズケン

シノプシスは2024年にアンシスの買収計画を発表したが、アンシスは買収が完了するまで（2025年上半期に完了予定）独立した上場企業として存続する。^{[ 26 ]}

2011年12月時点の時価総額および企業名 : ^{[ 27 ]}

• 23億3000万ドル – Mentor Graphics ; Siemensは2017年にMentorを買収し、2021年にSiemens EDAに社名変更した^{[ 28 ] [ 29 ]。}
• 5億700万ドル – Magma Design Automation ; Synopsysは2012年2月にMagmaを買収した^{[ 30 ] [ 31 ]}
• 64億4000万台湾ドル – SpringSoft；Synopsysは2012年8月にSpringSoftを買収した。

多くのEDA企業は、自社のコアビジネスに適合できるソフトウェアやその他の技術を持つ小規模企業を買収しています。^{[ 32 ]}市場リーダーのほとんどは、多くの小規模企業の合併体であり、この傾向は、ソフトウェア企業が、デジタル回路上の大規模ベンダーのプログラムスイートに自然にフィットするアクセサリとしてツールを設計する傾向によって促進されています。多くの新しいツールは、アナログ設計と混合システムを組み込んでいます。^{[ 33 ]}これは、電子システム全体を単一のチップに配置する傾向によって起こっています。