Loading article…
物理検証とは、EDAソフトウェアツールを使用して集積回路レイアウト（ICレイアウト）設計を検証し、正しい電気的および論理的機能と製造可能性を確認するプロセスです。検証には、設計ルールチェック（DRC）、レイアウト対回路図（LVS）、XOR（排他的論理和）、アンテナチェック、電気ルールチェック（ERC）が含まれます。[1]
デザインルールチェック (DRC)
DRCはレイアウトが技術上の制約をすべて満たしているかを検証します。また、DRCは化学機械研磨（CMP）の層密度も検証します。[1]
レイアウトと回路図 (LVS)
LVSは設計の機能性を検証します。レイアウトからネットリストが生成され、論理合成や回路設計から生成された元のネットリストと比較されます。[1]
XORチェック
このチェックは通常、メタルスピンの後に実行され、元のデータベースと変更されたデータベースが比較されます。これは、必要な変更が行われ、誤って不要な変更が行われていないことを確認するために行われます。このステップでは、レイアウト ジオメトリの XOR 演算によって 2 つのレイアウト データベース/GDS を比較します。このチェックの結果、両方のレイアウトで不一致なジオメトリがすべて含まれたデータベースが作成されます。
アンテナチェック
アンテナは基本的に金属相互接続、つまりポリシリコンや金属などの導体であり、ウェーハの処理段階ではシリコンに電気的に接続されておらず、接地もされていません。[1]製造プロセスでは、高度にイオン化された物質を使用してエッチングするプラズマエッチングなどの特定の製造段階で、アンテナに電荷が蓄積することがあります。シリコンへの接続が存在しない場合は、相互接続に電荷が蓄積して急速な放電が発生し、薄いトランジスタゲート酸化物に永久的な物理的損傷が生じる可能性があります。この急速で破壊的な現象は、アンテナ効果として知られています。アンテナエラーは、小さなアンテナダイオードを追加してノードを安全に放電するか、別の金属層までルーティングしてから再び下にルーティングすることでアンテナを分割することで修正できます。[1]
アンテナ比は、アンテナを構成する導体の物理面積と、アンテナが電気的に接続されているゲート酸化膜の総面積との比として定義されます。
電気ルールチェック (ERC)
ERCは、電源とグランドの接続が正しいこと、信号遷移時間（スルー）、容量性負荷、ファンアウトが適切に制限されていることを検証します。[1]これには、
- 適切な接触と間隔を確保するためのウェルと基板領域により、正しい電源と接地接続が確保されます。
- 入力が接続されていないか、出力が短絡しています。
ゲートは電源に直接接続しないでください。接続は TIE ハイ/ロー セルを介してのみ行う必要があります。ERC チェックはASICの通常の動作条件に関する想定に基づいているため、複数の電源または負の電源を持つ ASIC では誤った警告が多数表示される可能性があります。また、静電放電(ESD) による損傷を受けやすい構造もチェックできます。