1 2 3 Yin, Shuo; Jin, Xiang; Shi, Linxu; Wang, Kang; Xing, Wei W. (2022-08-23). "アクティブラーニングによる効率的なベイズ収量分析と最適化" .第59回ACM/IEEEデザインオートメーション会議議事録. DAC '22. ニューヨーク州ニューヨーク、米国: Association for Computing Machinery. pp. 1195–1200 . doi : 10.1145 /3489517.3530607 . ISBN978-1-4503-9142-9。
↑ Liu, Bo; Fernandez, Francisco V.; Gielen, Georges GE (2011). "Efficient and Accurate Statistical Analog Yield Optimization and Variation-Aware Circuit Sizing Based on Computational Intelligence Techniques". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 30 (6): 793– 805. Bibcode : 2011ITCAD..30..793L . doi : 10.1109/TCAD.2011.2106850 . hdl : 10261/83220 . ISSN 1937-4151 .
↑ Wang, Mengshuo; Lv, Wenlong; Yang, Fan; Yan, Changhao; Cai, Wei; Zhou, Dian; Zeng, Xuan (2018). "Efficient Yield Optimization for Analog and SRAM Circuits via Gaussian Process Regression and Adaptive Yield Estimation". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 37 (10): 1929– 1942. Bibcode : 2018ITCAD..37.1929W . doi : 10.1109/TCAD.2017.2778061 . ISSN 1937-4151 .
1 2 Zhang, JC; Styblinski, MA (1995).集積回路の歩留まりとばらつきの最適化. ボストン、マサチューセッツ州: Springer US 出版元: Springer. ISBN978-1-4615-2225-6。{{cite book}}: CS1メンテナンス: パブリッシャーの場所 (リンク)
↑ Xing, Wei; Liu, Yanfang; Fan, Weijian; He, Lei (2024-11-07). "すべての失敗は教訓:すべての失敗サンプルを活用して調整不要の効率的な歩留まり評価を実現する" .第61回ACM/IEEE設計自動化会議議事録. DAC '24. ニューヨーク州ニューヨーク、米国:Association for Computing Machinery. pp. 1–6 . doi : 10.1145/3649329.3657381 . ISBN979-8-4007-0601-1。
↑ Liu, Yanfang; Dai, Guohao; Cheng, Yuanqing; Kang, Wang; Xing, Wei W. (2023). "OPT: アナログ回路およびSRAM回路の効率的な歩留まり最適化のための最適提案転送". 2023 IEEE/ACM International Conference on Computer Aided Design (ICCAD) . pp. 1–9 . doi : 10.1109/ICCAD57390.2023.10323689 . ISBN979-8-3503-2225-5。
↑ Shi, Xiao; Yan, Hao; Huang, Qiancun; Zhang, Jiajia; Shi, Longxing; He, Lei (2019-06-02). "メタモデルに基づく低ランクテンソル近似を用いた高次元歩留まり分析" .第56回年次設計自動化会議2019論文集. DAC '19. ニューヨーク州ニューヨーク、米国: Association for Computing Machinery. pp. 1–6 . doi : 10.1145/3316781.3317863 . ISBN978-1-4503-6725-7。
↑ Dou, Zhenxing; Cheng, Ming; Jia, Ming; Wang, Peng (2024-11-07). "BNN-YEO: 歩留まり推定と最適化のための効率的なベイズニューラルネットワーク" .第61回ACM/IEEE設計自動化会議議事録. DAC '24. ニューヨーク州ニューヨーク、米国: Association for Computing Machinery. pp. 1–6 . doi : 10.1145/3649329.3658242 . ISBN979-8-4007-0601-1。
1 2 Yao, Jian; Ye, Zuochang; Wang, Yan (2015). "適応型オンラインサロゲートモデリングによる効率的なSRAM歩留まり分析および最適化手法". IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 23 (7): 1245–1253 . Bibcode : 2015ITVL...23.1245Y . doi : 10.1109/TVLSI.2014.2336851 . ISSN 1557-9999 .
↑ Abdel-Malek, H.; Bandler, J. (1980年4月30日). "任意の統計分布に対する歩留まり最適化:パートI - 理論" . IEEE Transactions on Circuits and Systems . 27 (4): 245– 253. doi : 10.1109/TCS.1980.1084809 . ISSN 0098-4094 .