Loading article…
電子工学において、メタスタビリティとは、デジタル電子システムが不安定な平衡状態またはメタスタビリティ状態を無制限の時間にわたって持続する能力のことである。 [1]デジタル論理回路 では、デジタル信号は、回路が正しく動作するために、 '0' または '1' の論理レベルを表すために、特定の電圧または電流制限内に収まっている必要がある。信号が禁止された中間範囲内にある場合、信号が適用されている論理ゲートで誤動作を引き起こす可能性がある。メタスタビリティ状態では、回路は適切な回路動作に必要な時間内に安定した '0' または '1' の論理レベルに落ち着くことができない可能性がある。その結果、回路は予測できない動作をし、システム障害 (「グリッチ」と呼ばれることもある) につながる可能性がある。[2]メタスタビリティは、ビュリダンの尻のパラドックス の一例である。
メタステーブル状態は、非同期デジタルシステム、および複数の独立したクロックドメインを持つシステムに固有の特徴です。自己タイミング非同期システムでは、アービタはメタステーブルが解決された後にのみシステムを続行できるように設計されているため、メタステーブルはエラー状態ではなく通常の状態です。[3] 非同期入力を持つ同期システムでは、同期装置は同期エラーの確率を許容できるほど小さくするように設計されています。[4]フリップフロップの 入力セットアップおよびホールド時間の要件が満たされている 場合、完全同期システムではメタステーブル状態を回避できます。
例
メタスタビリティの簡単な例は、SR NOR ラッチで、セット入力とリセット入力の両方が真 (R=1 かつ S=1) で、その後両方がほぼ同時に偽 (R=0 かつ S=0) に遷移する場合に見られます。出力 Q と Q は両方とも、同時のセット入力とリセット入力によって最初は 0 に保持されます。セット入力とリセット入力の両方が偽に変わると、フリップフロップは (最終的に) 2 つの安定状態のいずれか、つまり Q とQのいずれかが真でもう一方が偽になります。最終状態は、R と S のどちらが最初にゼロに戻るかによって時系列的に決まりますが、両方がほぼ同時に遷移すると、中間または振動出力レベルを伴うメタスタビリティが生じ、安定状態に解決するまでに任意の長い時間がかかることがあります。
仲裁人
電子工学において、アービターは複数の信号のうちどれが最初に到着するかを決定するために設計された回路です。アービターは非同期回路で使用され、共有リソースの計算アクティビティを順序付けて、同時の誤った操作を防止します。アービターは、完全同期システムの入力で使用され、クロックドメイン間でも、入力信号の同期装置として使用されます。アービターはメタ安定性の発生を非常に低い確率にまで最小限に抑えることができますが、それでもすべてのアービターにはメタ安定性状態があり、入力状態空間の領域の境界で避けられず、異なる出力をもたらします。[5]
同期回路
同期回路設計技術は、メタスタビリティによって引き起こされる可能性のある故障モードに耐性のあるデジタル回路を作成します。クロックドメインは、共通クロックを持つフリップフロップのグループとして定義されます。このようなアーキテクチャは、低スキューの共通クロックを前提として、メタスタビリティ（特定の最大クロック周波数以下で、それを超えると最初にメタスタビリティが発生し、その後完全に故障する）のない回路を形成できます。ただし、その場合でも、システムが連続入力に依存している場合は、メタスタビリティ状態に対して脆弱になる可能性があります。[6]
同期回路は、非同期入力を受信するときや、異なるクロックドメイン間で信号を転送するときに、メタスタビリティの可能性を減らすために使用されます。同期回路は、D フリップフロップのカスケード形式をとることができます(例:図 3 のシフトレジスタ)。 [7]各フリップフロップステージは、入力データストリームに 1 クロックサイクルの遅延を追加しますが、各ステージはメタスタビリティを解決する機会を提供します。このような同期回路は、メタスタビリティを無視できるが許容できるレートにまで減らすように設計できます。
シュミット トリガーもメタスタビリティの可能性を減らすために使用できますが、研究者 Chaney が 1979 年に実証したように、シュミット トリガーでさえメタスタビリティになることがあります。彼はさらに、非同期入力からメタスタビリティの可能性を有限時間内に完全に排除することは不可能であり、「2 つの安定状態を持つすべてのデバイスに異常な動作領域が存在するという理論的および実験的証拠が多数ある」と主張しました。この不可避性に直面して、ハードウェアはメタスタビリティの可能性を減らすことしかできず、システムは時折発生するメタスタビリティ イベントを適切に処理しようとすることができます。[8]
故障モード
準安定性は十分に理解されており、それを制御するためのアーキテクチャ技術も知られていますが、機器の 故障モードとして残ります。
メタ安定性によって引き起こされる深刻なコンピュータやデジタルハードウェアのバグには、興味深い社会的歴史がある。多くのエンジニアは、双安定デバイスが真でも偽でもない状態に入り、時間の経過とともに指数関数的に確率が減少するとはいえ、任意の一定期間、無期限に留まる確率が高いということを信じようとしなかった。[9] [10] [11] [12] [13] しかし、メタ安定性は、連続領域を離散領域にマッピングするあらゆる試みの必然的な結果である。連続領域内の異なる離散出力にマッピングされる領域間の境界では、連続領域内で任意に近い点が異なる出力にマッピングされるため、どの出力を選択するかの決定は困難で、潜在的に時間のかかるプロセスになる。[14] アービターまたはフリップフロップへの入力がほぼ同時に到着すると、回路はメタ安定性のポイントを通過する可能性が高くなります。メタ安定性は、一部の分野ではまだ十分に理解されておらず、さまざまなエンジニアが、メタ安定性を解決または除去すると言われる独自の回路を提案しています。通常、これらの回路は、メタ安定性の発生をある場所から別の場所に移すだけです。[15] 複数のクロックソースを使用するチップは、動作中に経験する互いにずれる独立したクロックではなく、固定位相関係を持つテスタークロックでテストされることがよくあります。これにより、通常、フィールドで発生するメタ安定性の障害モードが見られたり報告されたりすることが明示的に防止されます。メタ安定性の適切なテストでは、わずかに異なる周波数のクロックが頻繁に使用され、回路の正しい動作が保証されます。
参照
参考文献
- ^ Thomas J. Chaney およびCharles E. Molnar (1973 年 4 月)。「同期回路とアービタ回路の異常な動作」(PDF)。IEEE Transactions on Computers。C - 22 (4): 421–422。doi : 10.1109 /TC.1973.223730。ISSN 0018-9340。S2CID 12594672 。
- ^ Chaney, Thomas J. 「My Work on All Things Metastable OR Me and My Glitch」(PDF) 。 2015年12月8日時点のオリジナル(PDF)からアーカイブ。2015年11月5日閲覧。
- ^ John Bainbridge (2002). 非同期システムオンチップ相互接続。Springer。p. 18。ISBN 978-1-85233-598-4。
- ^ Chaney, Thomas J. 「技術メモ No. 10、「グリッチ現象」(1966) の再版」セントルイス・ワシントン大学
- ^ Richard F. Tinder (2009)。非同期シーケンシャルマシンの設計と分析：クロックに依存しないステートマシンとシステムの設計と分析の包括的な開発。Morgan & Claypool Publishers。p. 165。ISBN 978-1-59829-689-1。
- ^ クリーマン、L.; Cantoni, A.「デジタル システムの準安定動作」1987 年 12 月」、IEEE Design & Test of Computers、4 (6): 4–19、doi :10.1109/MDT.1987.295189、S2CID 1895434。
- ^ APDahlen (2023-10-19). 「Verilog でのクロック境界同期装置の実装」。DigiKey電子部品およびエンジニアリング ソリューション フォーラム。2023-12-05 のオリジナルからアーカイブ。2024-02-17に取得。
- ^ Chaney, Thomas (1979)。「シンクロナイザーまたはインターロックの誤動作に関する注記」に対するコメント。IEEE Transactions on Computers。C - 28 (10): 802–804。doi : 10.1109 /TC.1979.1675252。ISSN 0018-9340 。
- ^ ハリス、サラ、ハリス、デビッド (2015)。デジタル設計とコンピュータアーキテクチャ: ARM 版。モーガン カウフマン。pp. 151–153。ISBN 978-0128009116。
- ^ Ginosar, Ran (2011). 「メタスタビリティとシンクロナイザー: チュートリアル」(PDF)。VLSIシステム研究センター。電気工学およびコンピューターサイエンス学部、テクニオン—イスラエル工科大学、ハイファ。、p.4-6
- ^ Xanthopoulos, Thucydides (2009).現代の VLSI システムにおけるクロッキング。Springer Science and Business Media。p. 196。ISBN 978-1441902610。、p. 196、200、式6-29
- ^ 「メタ安定性入門」(PDF)。アプリケーションノート AN-219。Phillips Semiconductor。1989年。 2017年1月20日閲覧。
- ^ アローラ、モヒット (2011)。ハードウェアアーキテクチャの芸術：デジタル回路の設計方法とテクニック。シュプリンガーサイエンスアンドビジネスメディア。ISBN 978-1461403975。、p. 4-5、式1-1
- ^ Leslie Lamport (2012年2月) [1984年12月]. 「Buridan's Principle」(PDF) . 2010年7月9日閲覧。
- ^ Ran Ginosar. 「シンクロナイザーを騙す 14 の方法」ASYNC 2003.
外部リンク
- クロック FIFO の準安定性能
- 「非同期」書誌
- 非同期ロジック
- クロックドメインをまたぐ効率的なセルフタイムインターフェース
- ハワード・ジョンソン博士：意図的に準安定状態を誘発する
- 詳細な説明とシンクロナイザーの設計
- 準安定性の参考文献
- クロックドメインクロッシング：クロックドメイン機能実装問題のループを閉じる、Cadence Design Systems
- Stephenson、Jennifer。FPGA におけるメタスタビリティの理解。Altera Corporation のホワイト ペーパー。2009 年 7 月。
- Bahukhandi, Ashirwad. メタ安定性。高度なロジック設計とスイッチング理論の講義ノート。2002 年 1 月。
- Cummings, Clifford E. マルチ非同期クロック設計のための合成およびスクリプト作成テクニック。SNUG 2001。
- Haseloff, Eilhard. 5 V ロジック回路におけるメタステーブル応答。Texas Instruments レポート。1997 年 2 月。
- Nystrom、Mika、Alain J. Martin。同期と非同期の境界を越える。WCED 2002。
- Patil、Girish、IFV 部門、Cadence Design Systems。クロック同期の問題と静的検証テクニック。Cadence Technical Conference 2004。
- スミス、マイケル・ジョン・セバスチャン。特定用途向け集積回路。Addison Wesley Longman、1997 年、第 6.4.1 章。
- Stein, Mike。深淵を越える: 同期の世界における非同期信号 EDN 設計特集。2003 年 7 月 24 日。
- Cox, Jerome R. および Engel, George L., Blendics, Inc. ホワイトペーパー [1]「メタスタビリティと致命的なシステムエラー」] 2010 年 11 月
- アダム・テイラー、「メタスタビリティを理解する」、EE Times、2013 年 11 月 20 日