フローティングボディ効果は、シリコンオンインシュレータ(SOI)技術によって実現されるトランジスタのボディ電位が、そのバイアスおよびキャリア再結合プロセスの履歴に依存する効果です。トランジスタのボディは、絶縁基板に対してコンデンサを形成します。このコンデンサに電荷が蓄積され、構造内の寄生トランジスタが開いてオフ状態のリークが発生し、電流消費が増加し、DRAMの場合はメモリセルからの情報が失われるなどの悪影響が生じる可能性があります。また、履歴効果、つまりトランジスタのしきい値電圧が以前の状態に依存するという影響も引き起こします。アナログデバイスでは、フローティングボディ効果はキンク効果として知られています。
フローティングボディ効果に対する対策の 1 つは、完全空乏型 (FD) デバイスの使用です。FD デバイスの絶縁層は、チャネル空乏幅よりも大幅に薄くなっています。そのため、トランジスタの電荷とボディ電位は固定されます。[1]ただし、FD デバイスでは短チャネル効果が悪化し、ソースとドレインの両方が高い場合はボディが充電される可能性があり、このアーキテクチャはボディとの接触を必要とする一部のアナログデバイスには適していません。[2]ハイブリッドトレンチアイソレーションは別のアプローチです。[3]
フローティングボディ効果はSOI DRAMチップでは問題となるが、Z-RAMおよびT-RAM技術の基本原理として利用されている。このため、この効果はこれらの技術の文脈ではシンデレラ効果と呼ばれることもある。なぜなら、この効果は欠点を利点に変えるからである。[4] AMDとHynixはZ-RAMのライセンスを取得したが、2008年時点では生産には投入していなかった。[5]東芝[6] [7]で開発され、インテルで改良された別の類似技術(およびZ-RAMの競合)は、フローティングボディセル(FBC)である。[8] [5]
参考文献
- ^ Shahidi, GG (2002). 「GHz 時代の SOI テクノロジー」. IBM Journal of Research and Development . 46 (2.3). IBM: 121–131. doi :10.1147/rd.462.0121. ISSN 0018-8646.
- ^ Cataldo, Anthony (2001-11-26). 「Intel が SOI に関して方針転換、High-k 誘電体を支持」EE Times . カリフォルニア州スタンフォード. 2019-03-30閲覧。
- ^ Kallender, Paul (2001-12-17). 「三菱SOIプロセスはハイブリッドトレンチアイソレーションを採用」. EE Times . 幕張、日本. 2019年3月30日閲覧。
- ^ Z-RAM が組み込みメモリを縮小 Archived 2016-03-03 at the Wayback Machine、Microprocessor Report
- ^ ab Mark LaPedus (2008年6月17日). 「IntelがSOI上のフローティングボディセルを調査」. EE Times . 2019年5月23日閲覧。
- ^ サミュエル・K・ムーア (2007年1月1日)。「Winner: Masters of Memory Swiss firm crams 5 megabytes of RAM into the space of one」IEEE Spectrum 。 2019年3月23日閲覧。
- ^ 原芳子 (2002年2月7日). 「東芝、DRAMセル設計からコンデンサを削減」. EE Times . 2019年3月23日閲覧。
- ^ Nick Farrell (2006年12月11日). 「Intel talks up Floating Body Cells」. The Inquirer . 2010年3月6日時点のオリジナルよりアーカイブ。 2019年3月23日閲覧。
{{cite web}}: CS1 メンテナンス: 不適切 URL (リンク)
さらに読む
- 大澤隆志、浜本武志 (2011)。フローティングボディセル:新しいコンデンサレスDRAMセル。Pan Stanford Publishing。ISBN 978-981-4303-07-1。
